Устройство для передачи сообщений с адаптивной диксретизацией

Устройство для передачи сообщений с адаптивной диксретизацией

Иллюстрации

Показать все

Реферат

 

и ц 646444

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 16.03.76 (21) 2333663/18-09 с присоединением заявки Ке (23) Приоритет (43) Опубликовано 30.12.78. Бюллетень Ме 48 (45) Дата опубликования описания 30.12.78 (51) М. Кл.

Н 04L 17/02//

Н 03К 13/00

Государственный комитет (53) УДК 621.395.4 (088.8) по делам изобретений и открытий (72) Авторы изобретения

В. И. Долгов, В. В. Вендров, Е. Ф. Глазин, О. В. Хакало, И. Д. Горбенко, С. В. Баркетов и П. С. Золотарев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СООБЩЕНИЙ

С АДАПТИВНОЙ ДИСКРЕТИЗАЦИЕЙ

Изобретение относится к электросвязи и может использоваться для преобразования формы сигналов из непрерывной в цифровую при уплотнении многоканальных трактов линий связи. 5

Известно устройство для передачи сообщений с адаптивной дискретизацией, содержащее логический узел, блок формирования оценочных значений, синхронизатор, первый, второй, третий и четвертый выхо- 10 ды которого подключены соответственно к синхронизирующим входам преобразователя аналог — код, формирователя сигналов, блока формирования оценочных значений и логического узла, а выход преобразова- 15 теля аналог — код соединен с входом формирователя сигналов (1).

Однако в известном устройстве значительна избыточность передаваемой информации. 20

Цель изобретения — сокращение избыточности передаваемых сообщений.

Для этого в устройство для передачи сообщений с адаптивной дискретизацией, содержащее логический узел, блок формиро- 25 вания оценочных значений, синхронизатор, первый, второй, третий и четвертый выходы которого подключены соответственно к синхронизирующим входам преобразователя аналог †к, формирователя сигналов, 30 блока формирования оценочных значений и логического узла, а выход преобразователя аналог — код соединен с входом формирователя сигналов, введены два ключа, два элемента ИЛИ, элемент И, вентиль и последовательно соединенные блок определения текущего приращения, блок анализа текущего приращения, дешифратор и блок управления, выходы которого подключены соответственно к второму входу блока анализа текущего приращения, первому входу блока формирования оценочных значений и первому входу первого элемента ИЛИ, выход которого соединен с первыми входами вентиля и элемента И, выход которого подключен к первому входу второго элемента ИЛИ и второму входу блока формирования оценочных значений, третий вход которого соединен с выходом первого ключа, входы которого соединены с выходами блока анализа текущего приращения, к второму входу которого подключен первый выход логического узла, входы которого соединены с выходами блока формирования оценочных значений и второго ключа, к первому входу которого подключен выход преобразователя аналог — код, а второй и третий выходы логического узла соединены с входами блока определения текущего приращения, при этом соответствующие

0444

64

3 выходы синхронизатора подключены к синхронизирующим входам блока управления, дешифратора, блока анализа текущего приращения, блока определения текущего приращения, второго ключа и к второму входу . первого элемента ИЛИ, причем выход формирователя сигналов соединен с вторым входом элемента И, а второй вход второго элемента ИЛИ соединен с выходом вентиля, к второму входу которого подключен соответствующий выход блока анализа текущего приращения.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство для передачи сообщений с адаптивной дискретизацией содержит логический узел 1, блок 2 формирования оценочных значений, синхронизатор 3, первый, второй, третий и четвертый выходы которого подключены соответственно к синхронизирующим входам преобразователя аналог — код 4, формирователя 5 сигналов, блока 2 формирования оценочных значений и логического узла 1, а выход преобразователя аналог †к 4 соединен с входом формирователя 5 сигналов, два ключа 6 и 7, два элемента ИЛИ 8 и 9, элемент И 10, вентиль 11 и последовательно соединенные блок 12 определения текущего приращения, блок 13 анализа текущего приращения, дешифратор 14 и блок 15 управления, выходы которого подключены соответственно к второму входу блока 13 анализа текущего приращения, первому входу блока 2 формирования оценочных значений и первому входу первого элемента ИЛИ 8, выход которого соединен с первыми входами вентиля,11 и элемента И 10, выход которого подключен к первому входу второго элемента ИЛИ 9 и второму входу блока 2 формирования оценочных значений, третий вход которого соединен с выходом первого ключа б, входы которого соединены с выходами блока 13 анализа текущего приращения, к второму входу которого подключен первый выход логического узла 1, входы которого соединены с выходами блока

2 формирования оценочных значений и второго ключа 7, к первому входу которого подключен выход преобразователя аналогкод 4, а второй и третий выходы логического узла 1 соединены с входами блока 12 определения текущего приращения, при этом соответствующие выходы синхронизатора 3 подключены к синхронизирующим входам блока 15 управления, дешифратора

14, блока 13 анализа текущего приращения, блока 12 определения текущего приращения, второго ключа 7 и к второму входу первого элемента ИЛИ 8, причем выход формирователя 5 сигналов соединен с вторым входом элемента И 10, а второй вход второго элемента ИЛИ 9 соединен с выходом вентиля 11, к второму входу которого

4 подключен соответствующий выход блока

13 анализа текущего приращения.

Устройство работает следующим образом.

Рассмотрим работу первых двух наиболее характерных циклов.

Первый такт первого значения сигнала

SI поступает в формирователь 5 сигналов, второй ключ 7 при этом закрыт управляющим сигналом синхронизатора 3.

Во втором такте формирования оценочного значения сигнала не происходит, так как в регистрах блока 2 формирования оценочных значений информация отсутствует, На третьем такте первого цикла формирования текущего приращения в логическом узле 1 не происходит.

Четвертый такт первого цикла характеризуется сравнением величины текущего приращения с заданной величиной 6 точности и в случае превышения текущим значением приращения заданной величины опертуры, значение этого приращения, представляющее собой новое значение линейного оценочного приращения блока 13 анализа текущего приращения, через первый ключ 6 записывается в блок 2 формирования оценочных значений, ключ б при этом открыт управляющим сигналом с блока 13 анализа текущего приращения, в противном случае значение приращения стирается.

На пятом такте первого цикла работы устройства происходит считывание и выдача значения отсчета S в канал из формирователя 5 сигналов, причем сигнал совпадения на элемент И 10 подается из синхронизатора 3 через первый элемент ИЛИ 8, при этом значение отсчета S> записывается также в блок 2 формирования оценочных значений.

Второй цикл. На первом такте этого цикла происходит считывание отсчета S> и запись его в формирователь 5 сигналов и в логический узел 1, На втором такте формируется оценочное значение сигнала, которое на этом такте будет равно истинному значению отсчета $г

На третьем такте формируется текущее приращение Лте,< — — 5 — S) и запись его в блок 13 анализа текущего приращения.

На четвертом такте анализируется величина текущего приращения и если Ь„„)

) бд,, то это значение записывается в блок 13 анализа текущего приращения, фиксируется в схеме задания опертуры, причем величина Лц, = Л,ц.„,н, - G,, а также происходит выдача этого оценочного линейного приращения в канал.

Пятый такт характерен считыванием отсчета S> из формирователя 5 сигналов, причем в канал это значение не выдается, так как сигнал совпадения с элемента И 10 снят, 640444

Итак, после второго цикла в канал связи передано истинное значение отсчета S и значение сигнала оценочного линейного приращения Ьоц.д,,, причем в канал предполагается передавать разряды, начиная с 5 младшего и заканчивая последним значащим (единичным) старшим.

При передаче исходного аналогового сообщения возможны линейные участки.

В этом случае Л()ц д„н, — — 5, i — S< =0, 10 поэтому, чтобы исключить необходимость передачи избыточных отсчетов на таких участках и исключить погрешность при восстановлении сигналов на приемной стороне, в начале такого участка передается полное значение отсчета $ (остальные отсчеты не передаются). В связи с этим в схему устройства введен дешифратор 14, выдающий в устройство управления информацию о начале такого участка. При появлении такого участка из блока 15 управления через первый элемент ИЛИ 8 подается сигнал совпадения на элемент И 10, в момент времени соответствующий пятому такту, что обеспечивает выдачу истинного значения отсчета.

На последующих циклах работы в канал будут передаваться лишь оценочные линейные приращения, которые характеризуют изменения крутизны нарастания или спада З0 передаваемого аналогового сигнала, при этом устройство управления через определенное число циклов осуществляет выдачу истинного значения отсчета с целью исключения накопления ошибки при восстановле- З5 нии функции на приемной стороне.

Таким образом, в предложенном устройстве избыточность передаваемой информации гораздо меньше.

Формула изобретения

Устройство для передачи сообщений с адаптивной дискретизацией, содержащее логический узел, блок формирования оце- 45 ночных значений, синхронизатор, первый, второй, третий и четвертый выходы которого подключены соответственно к синхронизирующим входам преобразователя аналог— код, формирователя сигналов, блока формирования оценочных значений и логического узла, а выход преобразователя аналог — код соединен с входом формирователя сигналов, отличающееся тем, что, с целью сокращения избыточности передаваемых сообщений, в него введены два ключа, два элемента ИЛИ, элемент И, вентиль и последовательно соединенные блок определения текущего приращения, блок анализа текущего приращения, дешифратор и блок управления, выходы которого подключены соответственно к второму входу блока анализа текущего приращения, первому входу блока формирования оценочных значений и первому входу первого элемента ИЛИ, выход которого соединен с первыми входамп вентиля и элемента И, выход которого подключен к первому входу второго элемента ИЛИ и второму входу блока формирования оценочных значений, третий вход которого соединен с выходом первого ключа, входы которого соединены с выходами блока анализа текущего приращения, к второму входу которого подключен первый выход логического узла, входы которого соединены с выходами блока формирования оценочных значений и второго ключа, к первому входу которого подключен выход грсобразователя аналог — код, а второй и третий выходы логического узла соединены с входами блока определения текущего приращения, при этом соответствующие выходы синхронизатора подключены к синхронизирующим входам блока управления, дешифратора, блока анализа текущего приращения, блока определения текущего приращения, второго ключа и к второму входу первого элемента ИЛИ, причем выход формирователя сигналов соединен с вторым входом элемента И, а второй вход второго элемента ИЛИ соединен с выходом вентиля, к второму входу которого подключен соответствующий выход блока анализа текущего приращения.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 315288, кл. Н ОЗК 13/02, 1970.

640444! !

r -(!

Составитель Г, Серова

Техред С. Антипенко

Редактор К. Щадилова

Корректор 3. Тарасова

Заказ 2365/5 Изд. № 816 Тираж 778 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

), / | ! г! . ! !