Устройство для многоканальной передачи информации

Устройство для многоканальной передачи информации

Иллюстрации

Показать все

Реферат

 

OnИСЛНИЕ, ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сома Еовтеж

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 11.10,76 (21) 24! 0830 18-09 (51) Ч. Кл. -

Н 04L 17, 02/, G 08С 19/28 с присоединением заявки №

Государственный комитет

Совета Министров СССР ао делам изобретений и открытий (23) Приоритет (43) Опубликовано 30.12.78. Бюллетень № 48 (53) УДК 621.396 (C88.8) (45) Дата опубликования описания 30.12.78 (72) Авторы изобретения

В. Е. Быков и В. И. Грубов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ МНОГОКАНАЛЪНОЙ ПЕРЕДАЧИ

ИНФОРМАЦИИ

Изобретение относится к технике связи и может использоваться в адаптивных системах телеметрии, связи, фототелеграфии и телевидении для передачи многоканальной информации.

Известно устройство для многоканальной передачи информации, содержащее блок кодирования времени, элемент ИЛИ, многоканальный блок памяти и последовательно соединенные коммутатор каналов, блок кодирования измерительной информации, анализатор сигналов, блок памяти, блок анализа пар корреляционных моментов и блок кодирования адресов каналов, а также синхронизатор, выходы которого подключены соответственно к синхронизирующим входам коммутатора каналов, многоканального блока памяти, блока анализа пар корреляционных моментов, блока кодирования адресов каналов и блока кодирования времени, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с вторым выходом блока памяти, при этом выход блока кодирования измерительной информации подключен к входу многоканального блока памяти, выход которого соединен со вторым входом анализатора сигналов (1).

Однако известное устройство для многоканальной передачи информации обладает избыточностью адресной информации.

Целью изобретения является сокращение избыточности адресной пнформацнн.

Для этого в устройство для многоканальной передачи информации, содержащее блок кодирования времени, элемент ИЛИ, многоканальный блок памяти и последовательно соедннснныс коммутатор каналов, блок кодирования 1гзмерительной информациии, анализатор сигналов, блок памят 1, 10 блок анализа пар корреляционных моментов и блок кодирования адресов каналов, а также синхронизатор, выходы которого подключены соответственно к синхрониз;1p) þùèì входам коммутатОр2 кан2лов, мно15 гoKBHBJIbHQI O Олока памяти, О;101:.а а на;Iнза

П2Р КОPPЕ. 1ЯЦИОННЫХ МОМЕНТОВ, ОЛОI 2 КОдирования адресов каналов и блока кодирования времени, выход которого подключен к первому входу элемента ИЛИ, второй

20 вход которого соединен с вторым выходом блока памяти, при этом выход блока кодирования измерительной информации подключен к входу многокан2льного Олок2 памяти, выход которого соединен со вторым

25 входом анализатора сигналов, введены регистр адреса, элемент НЕ, элемент И и последовательно соединенные блок сравнения, блок формирования числа подряд идущих каналов и буферный запоминающий

30 блок, дополнительные входы которого соединены соответственно с выходом блока

640445

15 кодирования адресов каналов, выходом элемента И и дополнительным выходом синхронизатора, а выходы буферного запоминающего блока подключены к дополнительным входам блока памяти и элемента

ИЛИ, причем первый вход блока сравнения соединен с дополнительным выходом блока кодирования адресов каналов, входом регистра адреса и первым входом элемента И, второй вход которого соединен с вторым входом блока формирования числа подряд идущих каналов и выходом элемента НЕ, к входу которого подключен выход блока сравнения, второй вход которого соединен с выходом регистра адреса.

На чертеже приведена структурная электрическая схема предложенного устройства.

Устройство для многоканальной передачи информации содержит блок кодирования времени 1, элемент ИЛИ 2, многоканальный блок памяти 3 и последовательно соединенные коммутатор каналов 4, блок кодирования измерительной информации 5, анализатор сигналов 6, блок памяти 7, блок анализа пар корреляционных моментов 8 и блок кодирования адресов каналов

9, а также синхронизатор 10, выходы которого подключены соответственно к синхронизирующим входам коммутатора каналов

4, многоканального блока памяти 3, блока анализа пар корреляционных моментов 8, блока кодирования адресов каналов 9 и блока кодирования времени 1, выход которого подключен к первому входу элемента

ИЛИ 2, второй вход которого соединен с вторым выходом блока памяти 7, при этом выход блока кодирования измерительной информации 5 подключен к входу многоканального блока памяти 3, выход которого соединен со вторым входом анализатора сигналов 6, регистр адреса 11, элемент HE

12, элемент И 13 и последовательно соединенные блок сравнения 14, блок формирования числа подряд идущих каналов 15 и буферный запоминающий блок 16, дополнительные входы которого соединены соответственно с выходом блока кодирования адресов каналов 9, выходом элемента И 13 и дополнительным выходом синхронизатора

10, а выходы буферного запоминающего блока 16 подключены к дополнительным входам блока памяти 7 и элемента ИЛИ 2, причем первый вход блока сравнения 14 соединен с дополнительным выходом блока кодирования адресов каналов 9, входом регистра адреса 11 и первым входом элемента И 13, второй вход которого соединен с вторым входом блока формирования числа подряд идущих каналов 15 и выходом элемента НЕ 12, к входу которого подключен выход блока сравнения 14, второй вход которого соединен с выходом регистра адреса 11.

Устройство работает следующим образом.

Сигналы синхронизатора 10 управляют работой коммутатора каналов 4, с помощью которого на вход блока кодирования измерительной информации 5 поочередно поступают сигналы всех каналов. Блок кодирования измерительной информации 5 в соответствии с амплитудой входного сигнала вырабатывает кодовую комбинацию в виде параллельного двоичного кода. 1ходовые комбинации подаются на входы анализатора сигналов 6 и многоканального блок а памяти 3. С выхода многоканального блока памяти 3 одновременно снимается кодовая комбинация, отображающая значение сигнала данного канала в точке отсчета, предшествующей рассматриваемой и отстоящей на время, равное длительности периода дискретизации. В анализаторе сигналов 6 производится сравнение i-го и (i — 1)-го значений отсчетов, выраженных в виде кодовых комбинаций. Если абсолютная величина разности двух значен ий меньше шага квантования, то анализатор сигналов 6 не пропускает текущую кодовую комбинац ию на вход блока памяти 7 информационных кодов.

Если же разность превышает по абсолютной величине шаг квантования, то текущая кодовая комбинация передается в блок памяти 7. После завершения анализа выборок канала с выхода синхронизатора 10 в блок анализа пар корреляционных моментов 8 поступает сигнал на разрешение выдачи результатов сравнен ия кодовых комбинаций сигналов между комбинациями пар каналов из N. B каждом периоде дискретизации в начале сравниваются возможные кодовые комбинациями 1-го канала со всеми комбинациями остальных каналов.

При наличии данной кодовой комбинации

1-ro канала в других любых каналах с блока анализа пар корреляционных моментов 8 в блок код ирования адресов каналов

9 последовательно выдаются сигналы для формирования кодов адресов каналов, которым принадлежит данная кодовая комбинация информационного канала. С выхода блока кодирования адресов каналов 9 код адреса i-го канала поступает одновременно в блок сравнения 14 и регистр адреса 11.

В этот же момент времени с выхода регистра адреса 11 на второй вход блока сравнения 14 поступает код адреса (i — 1) -го или (i — k) -го каналов, где k) 2 и k+i.

При этом блок сравнения 14 выдает сигнал сравнения только в том случае, когда текущий адрес канала, поступивший на ее первый вход с блока кодирования адресов каналов 9, больше на единицу предыдущего адреса, поступающего на второй вход с выхода регистра адреса 11. Сигнал сравнения с выхода блока сравнения 14 подается одновременно на блок формирования числа

640445 подряд идущих каналов 15 и на элемент

HE 12. Если на вход блока сравнения 14 под воздействием управляющих сигналов синхронизатора 10 продолжают поступать коды адресов каналов, отличающиеся друг от друга на единицу, то на выходе элемента НЕ 12 и блока формирования числа подряд идущих каналов 15 сигналы отсутствуют. Таким образом, при таком состоянии элемент И 13 оказывается закрытым по управляющему входу, и код текущего адреса канала с его выхода в буферный запоминающий блок 16 также не поступает.

В случае поступления в блок сравнения 14 кода адреса (i — k) -го канала на выходе элемента HE 12 появляется управляющий сигнал, который дает разрешение на запись кода подряд прошедших каналов из элемента НЕ 12 в буферный запоминающий блок 16 и разрешает прохождение через элемент И 13 кода текущего адреса канала, отличающегося от предыдущего более чем на единицу. После того как в буферный запоминающий блок 16 будут записаны коды адресов каналов, а также коды подряд прошедигих каналов с одинаковыми уровнями квантования, блок кодирования адресов каналов 9 дает разрешение на выдачу их из буферного запоминающего блока 16 через элемент ИЛИ 2 на выход всего устройства. Тактирование буферного запоминающего блока 16 осуществляется управляющими сигналами синхронизатора 10. Как только на выход устройства будет выданьи последний код адреса канала группы, буферный запоминающий блок 16 формирует управляющий сигнал на выдачу со второго выхода блока памяти

7 информационной кодовой комбинации, принадлежащей данной группе номеров каналов, которая через элемент ИЛИ 2 также поступает на выход всего устройства. В начале каждого кадра передачи информации под воздействием сигнала синхронизатора с блока кодирования времени

1 на выход устройства через элемент ИЛИ

2 подается кодовая комбинация текущего времени.

Использование предложенного устройства дает возможность уменьшить размер кадров передачи и нформации, это достигается за счет замены группы кодов адресов подряд идущих каналов.

Уменьшение размера кадра позволяет более эффективно использовать канал связи, уменьшить время на передачу инфор0

55 мации по каналам или за го же исходное время передать информацию от дополнительных источников, что выгодно отличае; предложенное устройство от прототипа.

Формула изобретения

Устройство для многоканальной передачи информации, содержащее блок кодирования времени, элемент ИЛИ, многоканальный блок памяти и последовательно соединенные коммутатор каналов, блок кодирования измерительной информации, анализатор сигналов, блок памяти, блок анализа пар корреляционных моментов и блок кодирования адресов каналов, а также синхронизатор, выходы которого подключены соответственно к синхронизирующнм Входам коммутатора каналов, многоканального блока памяти, блока анализа пар корреляционных моментов, блока кодирования адресов каналов и блока кодирования времени, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с вторым выходом блока памяти, при этом выход блока кодирования измерительной информации подключен к входу многоканального блока памяти, выход которого соединен с вторым входом анализатора сигналов, о т л и ч а ю щ е е с я тем, что, с целью сокращения избыточности адрес ой информации, в него введены регистр адреса, элемент НЕ, элемент И и последовательно соединенные блок сравнения, блок формирования числа подряд идущих каналов и буферный запоминающий блок, дополнительные входы которого соединены соответственно с выходом блока кодирования адресов каналов, выходом

- лемента И и дополнительным выходом синхронизатора, а выходы оуферного запоминающего блока подклю- ены к дополнительным входам блока памяти и элемента ИЛИ, причем первый вход блока сравнения соединен с дополнительным выходом блока кодирования адресов каналов, входом регистра адреса и первым входом элемента И, второй вход которого соединен с вторым входом блока формирования числа подряд идущих каналов и выходом элемента НЕ, к входу которого подключен выход блока сравнения, второй вход которого соединен с выходом регистра адреса.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 402053, кл. G 08С 19/28, 1971.

640445

Составитель E. Прозоровская

Текред С. Антипенко

Редактор 1(. 1Цадилова

Корректор 3. Тарасова

Типография, пр. Сапунова, 2

Заказ 2365/6 Изд. № 816 Тираж 778 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5