Запоминающее устройство с блокировкой неисправных элементов памяти

Запоминающее устройство с блокировкой неисправных элементов памяти

Иллюстрации

Показать все

Реферат

 

О П И «» А Н И Е ()644503

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Дополнительное к авт. свид-ву»

Союз Советских

Соцмалмстмчеснмх республики (51) М. Кл.

Я 11 С 29/00 (Щ ЗаявлЕно17.О9.78 (21) 2405019/18-24 с присоединением заявки № (28) Приоритет

Опубликовано О8.О1.79.бюллетень 36 1

Гаеударвтвелвнй «вмвтвт

СССР вв делам лзвбретеклл к втлрнтий (53) УДК 681.327 (088.8) Дата опубликования описания ц8.О1.79 (72) Авторы изобретения

О. A. Терзян и Л. М. Чахоян (7t) Заявитель (54) ЗА ПОМИНА ЮЩЕЯ УСТРОЙСТВО С БЛОКИРОВКОЙ

НЕИСПРАВНЫХ ЗЛЕМБНТОВ ПАМЯТИ

Изобретение относится к области запоминающих устройств.

Известны запоминающие устройства (ЗУ) с блокировкой неисправных элементов памяти () ), (2).

Одно из известных устройств содер; жит накопитель, дешифратор, блок обнаружения неисправностей, дополнительный накопитель (1). Недостатком этого устройства являются большие затраты оборудования.

Из известных устройств наиболее близким техническим решением к данному изобретению является ЗУ с блокировкой неисправных элементов памяти, содержащее накопитель, адресный вход которого подключен к адресному входу дополнительного накопителя и выходу регистра адреса, а выход — к одному из входов регистра числа, дешифратор, входы которого соединены соответственно с выходами дополнительного накопителя и блока контроля, а выход— с другим входом регистра числа, выход которого подключен ко входу блока контроля, и блок управления (2).

Недостатком этого ЗУ является его невысокая надежность из-за невозможности

2 автоматического исправления искаженной инфорМации и блокировки неисправных элементов памяти (Зп).

Целью настоящего изобретения является повышение надежности устройства.

Поставленная цель достигается тем, что

ЗУ содержит дополнительный регистр, формирователь кодов, счетчик и коммутатор, первый вход которого подключен к выходу счетчика н информационному входу дополнительного накопителя, второй вход — к

1в выходу дополнительного регистра, а выход — к одному из входов блока управления, вход дополнительного регистра соединен с выходом накопителя, информационный вход которого подключен к выходу форми. рователя кодов, входы которого соединены со входом устройства и одним нз выходов блока управления, другие выходы блока управления подключены к управляющему входу дополнительного регистра и входу счетчика.

На чертеже приведена блок-схема предложенного запоминающего устройства с блокировкой неисправных элементов памяти.

Устройство содержит регистр адреса I, накопитель 2, регистр числа 3, блок контро641503

Формула изобретения

3 ля 4, дополнительный регистр Ь, выполненный на триггерах со счетным входом, коммутатор .6, счетчик 7, дополнительный накопитель 8, дешифратор 9, блок управления 10, формирователь кодов 11, шины адреса 12, вход устройства 13, шины 14 и 15.

ВхОды регистра 1 соединены с шинами адреса 12, а выходы — c адресными входами накопителей 8 и 2. Информационные выходы накопителя 2 подключены к входам регистров 3 и 5. Выходы регистра З.подключены ко входам блока контроля 4, выход которого подключен к входу управления дешифратора 9 и одному из входов блока управления 10.

Первый вход коммутатора 6 подключен к выходу счетчика 7 и информационному входу накопителя 8, второй вход = к выходу регистра 5, а выход — к одному из входов блока управления 10. Информационный вход накопителя 2 подключен к выходу формирователя кодов 11, входы которого соединены со входом устройства !3 и одним из выходов блока управления 10, другие выходы блока управления 10 подключены к управляющему входу регистра 5 и входу счетчика 7.

Устройство работает следующим образом.

При считывании код адреса по шикам l2 поступает на регистр I и далее иа накопитель 2. Считанное по данному адресу слово принимается регистром 3 и проверяется блоком контроля 4. Если слово исправно, то оно поступае на входные шины 14. Прн обнаружении блоком контроля 4 ошибки блок управления 10 производит анализ, который выявляет, произошел сбой или отказ ЭП (например, многократным считыванием по данному адресу). Если произошел сбой, то при повторных считываниях информация восстановится и будет- выдана на шины 14.

Если выясняется, что произошел отказ

ЭП, то блок управления 10 реализует следующую программу.

4 гистре 5 информация фиксируется, а на счетчик 7 от блока l0 начинают поступать счетные импульсы. Под управлением сигналов на выходах счетчика 7 коммутатор 6 последовательно выдает в блок 10 содержимое каждого разряда регистра 5. Если очередной разряд содержит «1», то на счетчик ? поступает следующий счетный импульс н проверяется содержимое следующего разряда. Так происходит до тех пор, пока не окажется, что очередной проверяемый разряд содержит «О».

Прн этом блок 10 фиксирует состояние счетчика 7 и его выходную информацию записывает в дополнительный накопитель 8, одновременно запоминая в нем код неисправного адреса.

После этого на счетчик 7 вновь поступают счетные сигналы до тех пор, пока не будет проверено содержимое всех остальных разрядов. Если в слове еще обнаружены отказавшие разряды, то блок 10 выдает сигнал о невозможности коррекции по шине 15.

Если неисправных разрядов больше нет, то информация, записанная в накопитель 8, выдается иа дешифратор 9, который корректирует информацию в регистре 3, и ЗУ продолжает работать.

В дальнейшем, при обращении к данному адресу и при наличии сигнала ошибки от блока 4 накопитель 8 автоматически исправит информацию неисправного адреса.

Таким образом, предложенное устройство позволяет автоматически исправлять искаженную отказом ЭП информацию и в.дальнейшем блокировать неисправный ЭП.

При необходимости можно повысить корректирующую способность устройства, увеличив число накопителей 8 и соответствующих им дешифраторов 9.

Сигналами от блока 10 фиксируется код адреса на регистре 1 и считанная из накопителя искаженная информация на регистре 3. Формирователь 1 1 под воздействием сигналов управления от блока 10 выдает в накопитель 2 либо информацию шии 13 (при обычной работе ЗУ), лйбо «l» или. «О» по всем разрядам (в случае отказа ЭП). При обнаружении отказа ЭП в накопитель 2 по фиксированному адресу заносятся все «О».

Затем информация считывается и принимается в регистр 5 (который до этого был в нулевом состоянии), после чего по данному адресу записываются все «1». После считывания информация данного адреса суммируется по модулю 2 с содержимым регистра

5. В разрядах регистра 5, соответствующих исправным ЭП данного адреса, после этой программы будут храниться «1», а в неисправном разряде — «О». Полученная в реЗапоминающее устройство с блокировкой неисправных элементов памяти, содержащее накопитель, адресный вход которого подключен к адресному входу дополнительного накопителя и выходу регистра адреса, а выход — к одному из входов регистра числа, дешифратор, входы которого соединены соответственно с выходами дополнительного накопителя и блока контроля, а выход — с другим входом регистра числа, выход которого подключен ко входу блока контроля, и блок управления, отличаеи(ееся тем, что, с целью повышения надежности устройства, оио содержит дополнительный регистр, формирователь кодов, счетчик и коммутатор, первый вход которого подключен к выходу счетчика и информационному входу допол- нительного накопителя, второй вход — к . выходу дополнительного регистра, а вы64

5 ход — к одному из входов блока управления, вход дополнительного регистра соединен с выходом накопителя, информационный вход которого подключен к выходу формирователя кодов, входы которого соединены со входом устройства н одним из выходов блока управления, другие выходы блока управления подключены к управляющему вхо1503

6 ду дополнительного регистра и вхбду счет чика.

Источники информации, принятые во внимание при экспертизе:

l. Патент Франции № 1554613, кл. G 06 F 1100, 1968.

2. Патент США № 3245049, кл. 340—

172.5, 1966.

Редактор В. Лукин

Заказ 7522/47

Составитель В. Рудаков

Техред О. Луговая Корректор Л. Веселовская

Тираж 8вв Подянсное

ИНИРПМ Государственного комнтета СССР оо делан изобретений н от к р ««тий

I 13035. Москва, )K-35, Раушская наб., д. 4 5

Филиал ППП «Патентэ, г. Уагород, уа. Проектная, 4