Устройство аналого-цифрового преобразования

Устройство аналого-цифрового преобразования

Иллюстрации

Показать все

Реферат

 

GIl NCAHИE „„641646

ИЗОБРЕТЕН ИЯ

Союз Советскмх

Соцмалмстмческмх

Республик (Sl) Дополнительное к авт. свид-ву (22) Заявлеио28.01.77 (21) 2445649/18-21 (51) М. Кл.

Н 03 К 13/02 с присоединением заявки ¹ (23) Приоритет

Гооударстввииый комитат

СССР оо декан изобретений и открытий

Опубликовано 05.01.79.Бюллетень ¹ 1

Дата опубликования описанияхо.о1. ТВ (53) УДК 681.325. (O88.8) (72) Автори изобретения

К. П. Беликова и Л. В. Васильева (71) Заявитель (54) УСТРОЙСТВО АНАЛОРЭ--ЦИФРОВОРЭ ПРЕОБРАЗОВАНИЯ

Изобретение относится к цифровои и электроизмерительной технике и может быть использовано в устройствах аналого-цифрового преобразования, цифровых системах автоматического управления и контроля. информационно-измерительных системах, работающих в условиях аддитивных случайных помех.

С уменьшением уровня измеряемых сигналов все большее влияние на погрешность измерения оказывают помехи. Наиболее эффективным способом подавления помех является интегрирование (аналоговое и цифровое) .

Известно устройство аналого-цифрового преобразователя, содержащее преобразователь напряжение — код, динамический регистр, ждущий мультивибратор, счетчик и элементы логики, в котором, с целью повышения точности при работе в условиях помех, осуществляется цифровое интегрирование результатов преобразования (1) .

Недостаток этого устройства — низкое быстродействие.

Известен аналого-цифровой преобразователь, содержащий преобразователь напряжения в код и устройство адаптации интервала и ошибки интегрирования, устройство .адаптации состоит из цифроаналогового преобразователя приращений, счетчика, реверсивного счетчика, дешифратора, логического элемента И, сумматора-осреднителя, реверсивного счетчика погрешности и включает сравнивающее устройство преобразователя напряжения в код, при этом входы логического элемента И связаны с соответствующими выходами распределителя, дешифратора и счетчика, а выходы — со входами распределителя и цифроаналогового преобразователя приращений, выходы последнего связаны со входами сумматооа-осреднителя и входом сравнивающего устройства, младшие разряды основного цифроаналогового преобразователя связаны с выходами сумматора-осреднителя, выход сумматора-осреднителя связан со входом реверсивного счетчика, а выход — с выходом реверсивного счетчика погрешности, входы которого связаны с выходами реверсивного счетчика (21.

Устройство позволяет изменять интервал интегрирования в зависимости от дисперсии случайных помех по заданной допустимой погрешности, что соответствует пб641646 вышеиию быстродействия и точности преобразования.

Наличие в известном устройстве большого количества узлов аналогового типа снижает точность всего устройства в целом. Цель предлагаемого изобретения — повышение точности преобразования.

Она достигается тем, что в устроиство аналого-цифрового преобразования, содержащее преобразователь напряжения в код, первый вход которого соединен с шиной входного сигнала, второй вход — с выходом эле- 10 мента И, первый вход которого соединен с выходом счетчика, а второй вход — с первым выходом устройства управления, кодовые выходы преобразователя напряжения в код соединены с первой группой кодовых входов сумматора-осреднителя, первый и второй управляющие входы которого соединены с выходом преобразователя напряжения в код и со вторым выходом устройства управления, первый выход устройства управления соединен с первыми входами счетчи- 20 ка и реверсивного счетчика, выход которого соединен со вторым входом счетчика, дополнительно введены регистр результата, регистр ошибки, два цифровых компаратора, счетчик сдвига, регистр суммы, причем кодовые выходы сумматора-осреднителя соединены с кодовыми входами регистра результата, регистра ошибки и через регистр суммы, управляющий вход которого соединен с третьим выходом устройства управления, со второй группой кодовых входов сумматора-осреднителя, первый выход регистра ошибки соединен со входами первого и второго цифровых компараторов. первые выходы которых соединены с первым управляющим входом регистра результата, а вторые выходы — с шинами «сложение» 35 и «вычитание» реверсивного счетчика, выход которого соединен с первым входом счетчика сдвига, второй вход которого соединен с первым выходом устройства управления, а выход — со вторыми управляющими входами регистров результата и ошибки.

На чертеже представлена блок-схема предлагаемого устройства аналого-цифрового преобразования.

Устройство содержит преобразователь 1 напряжения в код, сумматор-осреднитель.2, устройство 3 управления, регистр 4 ошибки, регистр 5 результата, регистр 6 суммы, цифровые компараторы 7 и 8, реверсивный счетчик 9, счетчик 10, счетчик 11 сдвигов, элемент И 12. При этом выходы устройства 3 управления связаны с соответствующими входами сумматора-осреднителя 2, реверсивного счетчика 9, счетчика 10, счетчика 11 сдвигов, через элемент И 12 с запускающим входом преобразователя 1 и с управляющим входом регистра 6 суммы. Кодовые выходы преобразователя 1 через сумматоросоеднитель 2 поступают на входы регистра 5

4 результата, регистра б суммы, а через регистр 4 ошибки на входы цифровых компараторов 7 и 8, выходы которых управляют сложением и вычитанием реверсивного счетчика 9, код которого поступает на счетчик 11 сдвигов и счетчик IO. Управляющий выход счетчика 10 связан со входом элемента И, а счетчик ll сдвигов — с управляющими входами регистров 5 и 4, на другой управ- ляющий вход регистра 5 поступает сигнал с выходов компараторов 7 и 8, выход регистра 6 связан со входом сумматора-осреднителя 2.

Работа устройства осуществляется следующим образом.

По сигналу «пуск» устройство приводит все регистры в исходное состояние, при котором на реверсивном счетчике 9 записан код числа N<, соответствующий максимальному интервалу интегрирования. Затем по управляющему сигналу с устройства 3 код из реверсивного счетчика 9 переписывается в счетчик 11 сдвига и счетчик 10, после чего производится Ц -кратное преобразование входного сигнала Ux + q (t) в преобразователе 1 по сигналам с устройства 3 управления через элемент И 12, на второй вход элемента И поступает разрешающий потенциал со счетчика 10, задающего число многократных преобразований. При этом может использоваться любой тип преобразователя.

Полученные в результате преобразования в преобразователе 1 коды импульсом «конец йреобразования» переписываются в сумматор-осреднитель 2, где суммируются No раэ, и код суммы считывается в регистр 6 суммы б н регистр 5 результата 5. Сумматор 2

|ри этом освобождается. Затем производится новое N -кратное преобразование в преоб разователе I и суммирование кодов в сумматоре 2, притом одновременно с запуском преобразователя 1 счетчик 11 сдвига осуществляет сдвиг кода в регистре 5 результата, что соответствует делению на число Ы и получению среднего результата преобразования. Новое значение суммы результатов преобразования записывается из сумматораосреднителя 2 в регистр 5 результата, причем код сумматора 2 сохраняется и из него по сигналу с устройства 3 управления вы4> читается код, записанный в регистре 6 суммы, разность кодов, равная ь 2=X {Ux + (1) ) — Х {Ux + (1) )2, (1) переписывается в регистр 4 ошибки.

Во время очередного N -кратного преобразования код разности Л Z и код результата в регистре 5 сдвигаются с помощью счетчика 11 Hà N единиц и полученный осредненный результат из регистра 5 выдается на считывание, а из регистра 4 разность Л Z/N, сравнивается в цифровых ком55 параторах с допустимыми уровнями погрешности от помех Л. В зависимости от положительного или отрицательного решения выходы цифровых компараторов управляют