Устройство для временного уплотнения асинхронных каналов

Устройство для временного уплотнения асинхронных каналов

Иллюстрации

Показать все

Реферат

 

OrI NCAHИЕ ()641669

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДИТИЗЬСТВУ

Союз Соавтских

Социалистических

Республик (Sl) дополнительное к авт. свнд-ву (22) 3 "8 <<0 14.02,77(2 ) 2451935/18-09 (5)) M. Ka

Н 04 L 5/22

Н 04 J 3/02 с присоединением заявки Р6

Гесударстаенный кбммтет

СССР пв делам кзобретений

N 0TKPblTNN (23) Приоритет

Опубликовано05,Q1,79,Бюллетень № 1 дата опубликования описания08,01.78 (53) УЩ(621.Р94..6 (088.8) В. С. Захаров, Л. Д.. Кнсаок н A. П. Понкратов (72) Авторм изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВРЕМЕННОГО УПЛОТНЕНИЯ

АСИНХРОННЫХ КАНА ЛОВ

Изобретение относится к радиотехнике и может использоваться в цифровых системах связи.

Известно устройство для временного уплотнения асинхронных каналов, содержащее в тракте уплотнения блоки канальной обработки сигналов, выходы каждого из которых соединены с соответствующими входами формирователя команды стаффинга и узла объединения сигналов, а тактовый вход соединен с канальным выходом формирователя цнкла, первый дополнительный выход которого подключен к входу формирователя синхросигнала, а в тракте разуплотнения — блоки канальной обработки сигналов, к соответствующим входам каждого из которых подключены канальные выходы формирователя цикла, выходы приемника команды стаффннга и вход блока цнкловой синхронизации, выход которого подключен к входу формирователя цикла ()).

Однако известное устройство имеет недостаточную пропускную способность.

Цель изобретения — увеличение пропускной способности устройства.

Для этого в устройстве для временного уплотнения асинхронных каналов, содержац ем в тракте уплотнения блоки канальной обработки сигналов, выходы каждого из которыхх соединены с ссютветствующими вхо5 дами формнрова еля команды стаффинга и узла объединения сигналов, а тактовый вход соединен с канальным выходом формирователя цикла, первый дополнительный выход которого подключен к входу формирователя синхросигнала, а в тракте разуплотне10 ння — блоки канальной обработки сигналов, к соответствующим входам каждого из которых подключены канальные выходы формирователя цикла, выходы приемника команды стаффинга и вход блока цнкловой !

5 синхронизации, выход которого подключен к входу формирователя цикла, в тракт уплотнения введены кодер самосинхронизирующейся команды стаффинга и коммутатор, выход которого соединен с входом узла объединения сигналов. Информационные входы

26 соединены соответственно с прямым и инверсным выходами формирователя снн vpoсигнала, а управляющий вход соединен с выходом кодера самосннхронизнрующейся ко54 1669 манды стаффнкга, входы которого соединены со вторым дополнительным выходом формнрователя цикла н выходом формирователя команды стаффннга. В тракт раэуплотненкя введены узел свертки к декодер самоснкхроккзнрующейся команды стаффкнга, выход которого подключен к входу приемника команды стаффннга, а вход соединен с выходом узла свертки, первый вход которого соединен с входом блока цнкловой скнхронкзацнн, выход которого подключен ко второму входу узла свертки, к третьему входу которого подключен дополнительный выход формирователя цикла.

На чертеже представлена структурная электркческая схема предложенного устройСтва.

Устройство для временного уплотнения асинхронных каналов содержит в тракте I уплотнения блоки 2 канальной обработки скгналов, выходы которых соедкнены с соответствующими входамн формирователя 3 команды стаффкнга к узла 4 объединения сигналов. Тактовый вход соединен с канальным выходом формирователя 5 цикла, первый дополнктельный выход которого подключен к входу формирователя б сннхроскгнала.

В тракте 7 раэуплотнення — блокк 8 канальной обработкк сигналов, к соответствующим входам которых подключены канальные выходы формнроиателя 9 цикла, выходы пркемнкка 10 команды стаффкнга н вход блока 1! цккловой синхронизации, выход которого подключен к входу формирователя 9 цнкла.

В тракте 1 уплотнення — кодер 12 самосннхронкзкрующейся команды стаффннга к коммутатор 13, выход которого соедннен с входом узла 4 объединения сигналов, Информационные входы соединены соответственно с прямым н ннверсным выходами формкрователя 6 сннхроснгнала, а управляющий вход соединен с выходом кодера 12 самосннхронкзнрующейся команды стаффкнга, входы которого соединены со вторым дополннтельным выходом формирователя 5 цнкла н выходом формнрователя 3 команды стаффнкга.

В тракте 7 разуплотнения — узел сверткн 14 н декодер 15 самоскнхроннзнрующейся команды стаффннга, выход которого подключен к входу приемника 10 команды стаффкнга, а вход соединен с выходом узла сверткн 14. Первый вход узла свертки 14 соедннен с входом блока 11 цнкловой снкхронкзацкн, выход которого подключен ко второму входу узла свертки 14, к третьему входу которого подключен дополнительный выход формирователя 9 цикла.

Устройство работает следующим образом.

В каждый нз блоков 2 поступают данные одного нз уплотненных асинхронных каналов. В блоке 2 н выделение тактовой частоты постчпакгщего сигнала дан кых н запнсь данных в эластичную память.

Считывание данных из эластичной памяти блока 2 производктся по сигналам с форми5 рователя 5 в соответствии со структурой цикла группового сигнала. Запросы на передачу команды стаффннга формируются в эластичной памяти каждого блока 2 к поступают на формирователь 3. Данные, счнтываемые с эластичной памяти, поступают на

1О узел 4, на выходе которого вырабатывается

rpynnoBoA сигнал. Формирователь 6 по команде с формирователя 5 вырабатывает снкхропоследовательность, которая через коммутатор 13 поступает на узел 4.

В завкснмостк от управляющкх скгналов с кодера 12 >ia узел 4 через коммутатор 13 поступает прямая нлк инверсная синхропоследовательность. Работа кодера 12 осуществляется по сигналам с формирователя 3, смена выходных сигналов кодера !2 пронзводится в моменты, определяемые формкрователем 5. В тракте 7 групповой сигнал подается на блоки 8 к блок !1. Моменты запксн данных в эластичную память каждого блока 8 определяются сигналами с формнрователя 9, который сннхронизкрован с цкклом принимаемого группового сигнала командами с блока l l. Приемник 10 производит исключение одного сигнала записи данных в эластичной памяти одного кз блоков 8. В узле свертки 14 определяется фаза прннятого сннхроснгнала. Момент начала сравнения определяется сигналом с формирователя 5.

Смена результатов определения фазы прннятого сннхроснгнала производится в конце каждого сннхроснгнала по команде с блока 11. Результаты определения фазы скнхросигнала поступают в декодер 15, в котором производится обработка результатов. Полученная в результате обработки команда стаффннга поступает ь приемник 10.

Прк отсутствии запросов на передачу стаффннга через коммутатор 13 в узел 4 поступает прямой сннхроснгкал. Прн появленнн запроса на передачу стаффкнга с какого-либо блока 2 тракта 1 формирователь 3 формирует соответствующую команду н выдает ее в кодер 12, который перекодкрует команду в самоскнхроннзнрующкйся код. В тракте? первая принятая узлом свертки 14 логическая единица команды стаффннга запускает декодер 15, с выхода которого пос ле обработки нужного числа скнхроскгкалов на прнемнкк 10 подается ссютветствующая команда. По полученной команде прнемнкк 10 в нужный момент времени пронэводкт исключение одного сигнала записи в треб уе мо м блоке 8.

Таким образом, специальных познцкй для передачи команд стаффикга в цикле не вь деляется, что позволяет увеличить пропускную способность устройства.

Формула изобретения

Устройство для временного уплотнения асинхронных каналов, содержащее в тракте уплотнения блоки канальной обработки сигналов, выходы каждого из которых соединены с соответствующими входами формирователя команды стаффинга н узла объединения сигналов, а тактовый вход соединен с канальным выходом формирователя цикла, первый дополнительный выход которого подключен к входу формирователя синхросигнала, а в тракте разуплотнения — блоки канальной обработки сигналов, к соответствующим входам каждого нз которых подключены канальные выходы формирователя цикла, выходы приемника команды стаффинга и вход блока цикловой синхронизации, выход которого подключен к входу формирователя цикла, отличаюи4ееся тем, что, с целью увеличения пропускной способности устройства, в тракт уплотнения введены «одер самосянхронизирующейся команды стаффннга и коммутатор, выход которого соединен с входом узла объединения сигналов, информационные входы соединены соответственно с прямым н инверсным выходами формирователя сннхросигнала, а управляющий вход соедн3 нен с выходом кодера самосинхронизирующейся команды стаффннга, входы которого соединены со вторым дополнительным выходом формирователя цикла н выходом формирователя команды стаффинга, а в тракт разуплотнения введены узел свертки и декодер самосинхронизирующейся команды стаффннга, выход которого подключен к входу приемника команды стаффинга, 8 вход соединен с выходом узла свертки, первый вхрд которого соединен с входом блока цнкловой синхронизации, выход которого подключен ко второму входу узла свертки, к третьему входу которого подключен дополнительный выход формирователя цикла.

Источники информации, принятые во внимание нри экспертизе:

1. Авторское свидетельство СССР № 385399, кл. И 04 3 3/06, 197).

Составитель Е. Любимова

Редактор И. Карпас Текред О. Луговая . Корректор С. Шскмар

Заказ 7544/57 Тираж 774 Подписное

ЯНИИПИ Государственного комитета СССР по делам изобретений н открытий . l 3035, Москва, Ж-35, Раушская иаб.. д. 4/5

Филиал ППП кПатента, г. Ужгород, ул. Проектная, 4