Устройство для контроля запоминающего блока

Устройство для контроля запоминающего блока

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОЬРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

CoIo3 Советски и

Социалистических

Республик пп642774 (61) Дополнительное к авт. свид-вуй 41353 (22) Заявлено080777 (21) 2505767/18-24 с присоединением заявки Мя (23) Приоритет

Опубликоваио15,0179, Бюллетень % 2

Дата опубликования описания 150179 (5!) М. Кл.

Q 11 С 29/00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 628. 327.6 (088. 8) (72) Авторы изобретения

В.П.Еремеев и И.В.Бурковский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПОМИНАЮЩЕГО БЛОКА

Изобретение относится к области вычислительной техники.

По основному авт.св.9413530 известно устройство для контроля запоминаю- щих блоков, содержащее выходной регистр, вход которого подключен к выходу запоминающего блока, а выход к одному входу схемы сравнения, счетчик адресов, разрядные выходы которого подсоединены к блоку останова по.1 адресу и запоминающему блоку, а выходк блоку управления, греобразователь, вход которого подключен к выходу эапо. минающего блока, счетчик контрольного кода, один иэ входов которого подсоединен к выходу преобразователя, другойк блоку управления, а выход — к другому входу схемы сравнения, к запоминающему блоку и к выходу блока останова по контрольному коду, выход которого подключен к блоку управления.

Это устройство позволяет осуществлять поразрядный контроль по модулю

2 и по контрольной сумме определенного массива чисел, считываемых с запоминающего.блока.

Известное устройство имеет следующие недостатки:-малое быстродействие при проверке контрольного массива чисел в режиме. подсчета суммарного числа единиц всех разрядов этого массива из-эа преобразования параллельного кода в последовательный, приконтроле запоминающего блока не обнаруживаются парные ошибки в одноименных разрядах ни поразрядным контролем по модулю 2, ни подсчетом единиц массива чисел.

Цель изобретения — увеличение быстродействия и повышение точности контроля.

С этой целью предлагаемое устройство содержит блок свертки по модулю, . выход которого подключен ко второмуУ входу преобразователя, а вход — к выходам выходного регистра, второй вход которого подключен к четвертому выходу блока управления.

Введение блока свертки по модулю позволяет вместо последовательной разряд эа разрядом передачи информации с преобразователя на счетный вход счетчика контрольного кода параллельно свернуть код числа выходного регистра и просчитать все 1 выхода свертки и сравнить получившееся в счетчике контрольного кода число с числом, записанным в блоке останова по контрольному коду, и тем самым определить правильность работы запоминающего блока.

3 6427

Быстродействие устройства увеличивает.ся при этом вй ф раз,где М вЂ” количество разрядов в числе запоминающего блока, К вЂ” количество выходов свертки.

Введение блока свертки по модулю в устройство для контроля позволяет обнаруживать парные ошибки-ложная 1, ложный 0 в одноименных разрядах лю- ."> .бой пары слов массива чисел с опреде- ленной степенью вероятности. Это происходит из-за того, что хотя любая единичная ошибка в числе обнаруживается сверткой с вероятностью, равной . 1, 10 однако при суммировании 1 контрольных символов массива слов, считываемых, например, с выхода блока свертки по модулю 2, и сравнении полученного результата с контрольным кодом вероят- 6 ность обнаружения ошибки при наличии парной ошибки равна 0,5.

На чертеже представлена блок-схема предложенного устройства.

Устройство содержит преобразователь 0

1, который, состоит из коммутатора 2 и преобразователя 3 параллельного кода в последовательный, счетчик 4 контрольного кода, счетчик 5 адресов, блок 6 останова по (заданному) адресу, блок 7 останова по контрольному коду, блок

8 управления, запоминающий блок 9, выходной регистр 10, схему 11 сравнения и блок -12 свертки по модулю.

Предложенное устройство позволяет увеличить быстродействие запоминающего блока в режиме контроля и обнаруживать парные ошибки в одноименных разрядах .

Формула изобретения

Устройство для контроля запоминающего блока по авт. св.Ф 413530,о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и точности контроля,оно содержит блок свертки по модулю, выход которого подключен ко второму входу преобразователя,а вход - к выходам выходного регистра,второй вход которого подключен к четвертому выходу блока управления.

Редактор Н.Каменская

Заказ 7770/50. Составитель В,Гордонова

Техред Э.Чужик Корректор С.Шекмар

Тираж 670 Подписное цНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, 3-35, Раушская наб. д. 4)5

Филиал ГПП Патент, r. Ужгород, ул. Проектная, 4