Устройство для анализа адресной посылки
Патент 642874
Авторы
Устройство для анализа адресной посылки
Иллюстрации
Реферат
(11} 642874
Союз Cesегоwx
Соцналм астм мвсиик
Республик (61) Дополнительное к авт. свил-ву (22) Заявлено 01.02.77(23) 2448072/18-09 с присоединением заявки Рй (23) Приоритет
Опубликовано 15.01.79,Бюллетень ¹ 2
Дата опубликования описания 18.01.79
2 (Я) M. Кл
Н 04 М 3/22
Н 04 Я 5/16 ееудеретееееей aowttT ссср ее делам езебретеМ ю ет}цепей (5З) УЛК 621,895. .664 (088.8 (72) Авторы изобретения
В. В. Епихин и М. Н. Бобов (71) Заявитель (54) УСТРОЙС . ВО ДЛЯ АНАЛИЗА АДРЕСНОЙ
ПОСЫЛКИ
Изобретение относится к радиотехнике и может быть использовано в устройствах, обеспечивающих анализ адресной посылки в виде непрерывного кода на соответствие одному из нескольких абонентов прн использовании одной линии для вызова нескольких абонентов на приемной стороне.
Известно устройство для анализа адресной посылки, содержащее регистр сдвига, выходы которого подключены к первым входам вентилей, вторые входы которых через первый дешифратор подключены к выходам первого делителя, вход которого через блок синхронизации подключен к первому входу регистра сдвига и к входу второго делителя, выходы которого через второй дешифратор подключены к первым входам ключей н к входам соответствующих адресных блоков, выходы которых подключены к третьим входам вентилей, а также последовательно с оеднненные триггер и блок сравнения, цри этом дополнитель2 ный выход второго дешифратора подклю,чен r. второму входу регистра сдвиг 1
Однако известное устройство отличается сложностью, так как для хранения результатов сравнении необходимо
5 иметь отдельный триггер н отдельный блок сравнения для каждого адреса.
Белые изобретения является упрощение устройства путем уменьшения количества триггеров и блоков сравнения.
Дли этого в устройство для анализа адресной посылки, содержащее регистр сдвига, выходы которого подключены к первым входам вентилей, вторые входы которых через первый дешифратор подключены к выходам первого делителя, вход которого через блок синхронизапии подключен к первому входу регистра сдвига и к входу второго делителя, выходы которого через второй дешифратор подключены к первым входам ключей и к входам соответствующих адресныхблоков, выходы которых подключены к тре« тьим входам вентилей, а также после642874
Ли™ля 4, и происходит опрос вентилей
2 по коду второго адреса, результаты сложения по модулю два последних разрядов регистра сдвига 1, определенных вторым адресным блоком 9, записываются в триггер 10. После завершения второго цикла первым делителем 4 происходит сравнение состояния триггера 10 с содержимым первого разряда регистра сдвига 1, результаты сравнения через открытый второй ключ 8 поступают на вторую выходную шину.
Далее устройство работает аналогичным образом: в каждом новом цикле
15 провернется соответствие содержимого первого разряда регистра сдвига 1 с результатом сложения по модулю два последних И разрядов регистра сдвига
1, определенных соответствующим адресным блоком 9. До прихода нового входного сигнале осуществляешься опрос всех адресов. После последнего цикла последним выходом дешнфратора 7 про25 изводится сдвиг содержимого регистра сдвига 1 на один разряд вправо. В результате такого построения устройства необходимы один триггер 10 и один блок сравнения 11 при любом количестве одновременно анализируемых адресов. В прототипе же для каждого адреса необходим свой триггер и свой блок сравнении.
° 5
Следовательно, предложенное устройство упрощается по сравнению с прототипом при сохранении основных технических характеристик устройства.
Формула изобретения
Устройство для анализа адресной посылки, содержащее регистр сдвига, выходы которого подключены к первым входам вентилей, вторые входы которых через первый дешифратор подключены к выходам первого делителя, вход которого через блок синхронизации подключен к первому входу регистра сдвига и к входу второго делителя, выходы которого через второй дешифратор подключены к первым входам ключей и к входам соответствующих адресных блоков, выходы которых подключены к третьим входам вентилей, а также последовательно соединенные триггер и блок срав пения, при этом дополнительный выход второго дешифратора подключен к второму входу регистра сдвиге, о т л ич а ю ш е е с я тем, что, с целью упрощения устройства путем уменьшения количества триггеров и блоков сравнения, введена линия задержки, при этом дополнительный выход первого делителя через линию задержки подключен к другому входу второго делители и к первому входу триггера, второй вход которого соединен с выходами вентилей, дополнительный выход регистра сдвига подключен к второму входу блока сравнения, третий вход которого соединен с входом линии задержки, а выход блока сравнения подключен к вторым входам ключей.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
% 403119, an. Н 04 Q 5/16, 1971, 642874
Составитель А. Меньшикова
РедакторА. Зииъковскйй Текред Е, Гаджега Корректор Д, мельниченко
Заказ 7782/55 р >о
Подписное
0НИИПИ Государственного комитета СССР по делам иэобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4j5
Филиал ППП Патент, r. Ужгород, ул. Проектная, 4