Устройство для считывания информации из блоков памяти

Устройство для считывания информации из блоков памяти

Иллюстрации

Показать все

Реферат

 

О П И С А Н И E (ii)645203

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. спид-ву— (22) Заявлено 21.11.77 (21) 2545393, 18-24 с присоединением заявки Ке (51) М. Кл в

G 11С 7/00

Государственный комитет

СССР (23) Приоритет (43) Опубликовано 30,01.79. Бюллетень Хе 4 (53) УДК 628.327.6 (088.8) ло делам изобретений открытий (45) Дата опубликования описания 30.04.79 (72) Авторы изобретения

H. H. Журавский, К. Г, Самофалов, А. М. Селигей и

Д. С. Тростянецкий

Киевский ордена Трудового Красного Знамени завод электронных вычислительных и управляющих машин (71) Заявитсль (54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ ИЗ

БЛОКОВ ПАМЯТИ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в постоянных запоминающих устройствах.

Одно из известных запоминающих устройств трансформаторного типа .(1) содержит запоминающие трансформаторы, выходные обмотки которых подключены к входам усилителей воспроизведения, а выходы усилителей считывания соединены с регистром числа. Устройство содержит также элементы совпадения и токозадающие элементы по числу разрядов, токозадающие элементы соединены с входами усилителей воспроизведения, Такое включение токозадающих элементов повышает быстродействие устройства, однако это сопровождается усложнением схемы и увеличением количества оборудования. Наиболее близким к изобретению является устройство, содержащее прошитые числовыми проводами запоминающие трансформаторы, обмотки считывания которых подключены к коллекторам первых и к базам вторых транзисторов усилителей считывания, коллекторы кот;„ых соединены совходами триггеров рег;";pa числа. Первые транзисторы выполняют роль ключей: при открывании этих транзисторов входы вто- рых каскадов усилителей шунтируются, 2 при этом блокируется воздействие выходного сигнала в обмотке считывания на вход второго каскада (2), Недостатком устройства является сравнительно малое быстродействие устройства.

Целью изобретения является повышение быстродействия устройства. Поставленная цель достигается тем, что в устройстве

10 для считывания информации из блоков памяти выходы триггеров регистра числа соединены с базами соответствующих транзисторов усилителей считывания.

На фиг. 1 представлена схема устройст15 ва; на фиг. 2 — временная диаграмма основных сигналов (пунктиром показана форма сигналов в прототипе).

Устройство содержит запоминающие трансформаторы 1, прошитые числовыми проводами 2. Обмотка считывания 3 трансформатора 1 подключена к коллектору первого транзистора 4 и к базе второго тран.зистора 5. Коллектор транзистора 5 соединен с информационным входом триггера 6 и через резистор 7 — с источником питания + Е. Шины 8 и 9 — шины стробирования и установки триггера в нуль соответственно. Выход триггера соединен с ба30 зой транзистора 4.

645203

1 б

4аие. 1 авиа. 2

Составитель Л. Амусьева

Редактор В. Л евятов Техред С, Антипенко Корректор 3. Тарасова

Заказ 1049/8 Изд. № 139 Тираж б80 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035. Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Устройство рчботает следующим образом.

Сигнал 10 по шине 9 устанавливаеттриггер 6 в нулевое состояние, сигнал 11 на единичном выходе триггер а 6 своим низким уровнем запирает транзистор 4. При возбуждении числового провода 2 импульсом тока 12 на базе транзистора 5 индуцируется сигнал 13, соответствующий коду

«единица». Если возбужденный числовой провод не прошивает запоминающий трансформатор 1, сигнал 13 отсутствует. Под действием сигнала 13 открывается транзистор 5, и сигнал 14 на его коллекторе совместно со стробирующим сигналом 15, поступающим по шине 8, переводит триггер 6 в единичное состояние, высокий уровень на единичном выходе триггера 6 (сигпал 11) открывает транзистор 4, который шунтирует базу транзистора 5. Транзистор

5 начинает закрываться в момент времени

1, т. е. ранее момента 4 (момент времени

4 — начало закрывания транзистора 5в прототипе). Транзистор 5 закрывается, и устройство готово к выполнению следующего такта работы. Предложенное устройство по сравнению с известными имеет более высокое быстродействие, обусловленное более

4, ранним закрьгванием транзисторов 5 усилителей считывания.

Усилители считывания автоматически закрываются во всех разрядах устройства

5 с учетом разбросов параметров в элементах каждого из разрядов.

Формула изобретения

Устройство для считывания информации

l0 из блоков памяти, содержащее прошитые числовыми проводами запоминающие трансформаторы, обмотки считывания которых подключены к коллекторам первых и к базам вторых транзисторов усилителей счи18 тывания, коллекторы которых соединены со входами триггеров регистра числа, отл ичающееся тем, что, с целью повышения быстродействия устройства, в нем выходы триггеров регистра числа соединены

20 с базами соответствующих транзисторов усилителей считывания.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

23 № 466553, кл. G 11 С 17/00, 04.01.74.

2. Шигин А. Г. и Дерюгин А. А, Цифровые вычислительные машины. М., «Энергия», 1975, с. 294 — 295, рис. 10 — 24.