Устройство синхронизации

Устройство синхронизации

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИД1.:ТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22} Заявлено 3011.77 (21) 2548 311/18 — 09

Союз Советсинк

Соцнапнстныескнк

Респубпнн п1647876

Н 04 1 7/02 с присоединением заявки №

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет (53) УЛК 621 . 394 . .662(088.8) Опубликовано 1502,79. Бюллетень №

Дата опубликования описания 150279 (72) Авторы изобретения

В.К. Стеклов, С.Г. Воробьев и Е.И. Доминяк

Одесский электротехнический институт связи им. A. С. Попова (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ

Изобретение относится к технике связи и может использоваться в устройствах автоматической подстройки фазы с дискретным представлением информации.

Известно устройство синхронизации, содержащее последовательно соединенные генера" îð и делитель частоты,,выходы которого соо — âåòñòâåííî подключены ко входам четырех дешифраторов, при этом выходы первого и второго дешифраторов подключены Ко входам фазового дискриминатора, а выходы третьего и четвертого дешифраторов подключены ко входам сумматора tl) .

Однако известное устройство недостаточно быстродейственно.

Цель изобретения — повышение быстродействия устройства.

Для этого в предлагаемое устройство синхронизации введены инвертор и дополнительный сумматор, при этом выход фазового дискриминатора подключен к другому входу третьего дешифратора, а через инвертор к другому входу четвертого дешифратора, причем выход сумматора через дополнительный сумматор подключен к другому входу делителя частоты, а выход фазового дискриминатора подключен к другому входу дополнительного сумматораНа чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство синхронизации содержит последовательно соединенные генератор

1 и делитель 2 частоты, четыре дешифратора 3-6, фазовый дискриминатор 7, сумматор 8, инвертор 9 и дополнительный сумматор 10.

Устройство работает следующим образом.

На вход фазового дискриминатора

7 поступают короткие импульсы, соответствующие Фронтам информационных посылок Ъ Вк, которые представляют собой периодическую последовательность о - -функций (единичных импульсных Функций), следующих через интервалы времени. На другие входы фазового дискриминатора 7 поступают сигналы тактовой частоты с выходов дешифраторов 3 и 4.

В результате с Выхода Фазового дискриминатора 7 нулевой сигнал через инвертор 9 разрешает работу дешифратору 6, а дешифратор Ь при этом заблокирован, так как на его управляющий вход поступает нулевой

647876

Формула изобретения

30

Составитель Е. Любимова

Редактор Л. Батанова Техред H. Бабурка Корректор Л. Небола

Заказ 336/52 Тираж 774

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, H-35, Раушская наб., д. 4/5

Подписное

Филиал ППП Патент, г. Ужгород,.ул. Проектная, 4 сигнал. Дешифратор 6 выдает тактовые импульсы, соответствующие сеоединам информационных посылок, которые через сумматор 8 подаются на вход делителя 2 частоты, по которому последнИй переводится в исходное состояние.

В. случае нарушения синфа ности, а также в режиме первоначального вхождения в синхронизм, сигнал фазового дискриминатора 7 через дополнительный сумматор 10 устанавливает делитель 2 частоты по второму входу в исходное (нулевое) состоянне; на дополнительный вход дешифратора 5 выдается разрешающий сигнал, а дешифратор 6 числа при этом блокируется через инвертор 9. Через время t дешифратор 5 выдает тактовый импульс, соответствующий середине принимаемой информационной посылки, и устанавливает через сумматор

8 делитель 2 частоты в исходное состояние, тем самым характеристика фазового дискриминатора 7 смещается на величину первоначального рассогласования и, следовательно, следующий фронт информационного сигнала, то есть импульс Б „ попадает в зону нечувствительности характеристики фазового дискриминатора. С этого момента устройство будет работать в синхронном режиме, как описано вы,ше.

Следовательно, предлагаемое устройство синхронизации осуществляет

Фаэирование в течение длительноcòè одной элементарной посылки независимо от величины рассогласования.

Устройство синхронизации, содержащее последовательно соединенные генератор и делитель частоты, выходы которого соответственно подключены ко входам четырех дешифраторов, при этом выходы первого и второго дешифраторов подключены ко входам фазового дискриминатора„ а выходы третьего и четвертого дешифраторов подключены ко входам сумматора, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, введены инвертор и дополнительный сумматор, при этом выход фазового дискриминатора подключен к другому входу третьего дешифратора, а через инвертор к другому входу четвертого ,цешифратора, причем выход сумматора через дополнительный сумматор подключен к другому входу делителя частоты„ а выход фазового дискриминатора подключен к другому входу дополнительного сумматора.

Источники информации, приняты во внимание при экспертизе

1, Техническое описание аппаратуры передачи данных ЛЧД-МА-ТФ, Нальчикский завод телемеханической аппаратуры им. 50-летия СССР, 1976.