Устройство для сопряжения

Устройство для сопряжения

Иллюстрации

Показать все

Реферат

 

ОП ИКАНИЕ

ИЗОБРЕТЕН ИЯ

К ASTOR CNQbAY СВИДЕТЕЛЬСТВУ п„648972

Сова Советских

Социалистических

Республик (61) Дополнительное к авт. свил-ву (22) Заявлено 23.08.76(21) 2397613/18-24 с присоединением заявки № (23) Приоритет

2 (51» M. Кл

Се 06 Р 3/04

Государстееиный хомхтет

СССР по делам иэобрете;.кй н открытий

Опубликовано 25.02.79и Бюллетень № 7 (53) УДК 681.327. .2 (088.8) Дата опубликования описания 28.02.79 (72) Авторы изобретения

К. И. Лиденко, А. Н. Кокарев, Ю. В. Розен, Н. В. Чернец и И. С. Шандрин (71) Заявитель

Специальное конструкторское бюро систем автоматического управления (54) УСТРОЙСТВО 11ЛЯ СОПРИКЕНИЯ

Изобретение относится к области вычислительной техники, в частности к устройствам сопряжения, и может быть использовано для взаимосвязи устройств обработки информации.

Известны устройства для сопряжения, содержашие буферный регистр, узлы обмена, счетчик знаков, узел анализе, коммутатор, узел опроса каналов, два элемента ИЛИ, триггер занятости, триггер заполнения буфера запроса, триггер заполнения буфера ответа, триггер режима запроса, блок выборки режима запроса, блок выборки режима ответа (1J.

Недостатком устройства является его сложность.

Наиболее близким техническим решением к данному является устройство для сопряжения, содержашее дешифратор адреса, соединенный входом с адресным входом устройства, дешифратор группового обрашения, дешифратор команды, подключенный входом к командному входу устройства, выход сигнала ошибки

2 которого соединен с выходом блока индикации неисправности, первый вход которого подключен ко входу сигнала ошиб.ки устройства, два блока элементов И, первые информационные входы первого и второго блоков элементов И соединены соответственно с первым и вторым инфоомационными входами устройства, второй информационный вход и вьход первого блока элементов И соединены

1Î соответственно с выходом и вторым информационным входом второго блока элементов И, первый и второй выходы блока анализа состояния подключены соответственно к выходам запроса и

15 состояния устройства, а первый и второй входы — соответственно к входам ввиросв и соотоииии устро йтив (2).

Недостаток указанного устройства состоит в низком его быстродействии.

?1елью изобретения является повышение быстродействия устройства при обмене информации.

Поставленная цель достигается тем, что в устройство введены блок групповой синхронизации, три блока элементов ИЛИ и два блока элементов И, при чем первый и второй входы блока групповой синхронизации подключены к соответствующим входам вызова устройства, а первый и второй выходы — к соответствующим выходам вызова устройства, третий выход блока групповой синхронизации соединен с третьим входом блока анализа состояния и вторым блоком индикации неисправности, третий вход которого подключен к выходу дешифратора команды, первому входу первого блока элементов ИЛИ, управляющим входам первого и второго блоков элементов kf и четвертому входу блока анализа состояния, первым, вторым и третьим выходами соединенного соответ-:

3 ственно со вторым, третьйм и четвертым входами первого блока элементов

ИЛИ, выход первого блока элементов

ИЛИ соединен со вторым управляющим входом первого блока элементов И, первый вход и выход третьего блока элементов И подключены соответственно к командным входу и выходу устройства, первый выход дещифратора группового обращения соединен с первым входом четвертого блока элементов И, четвертым входом блока индикации неисправности, вторым входом третьего блока элементов И и третьим входом блока групповой синхронизации, четвертый вход которого подключен к третьему входу третьего блока элементов И; пятому входу блока анализа неисправностей, второму входу четвертого блока элементов И и выходу второго блока элементов ИЛИ, первый вход которого подключен, к первому выходу дешифратора адреса, а второй — ко второму выходу блока группового обращения и шестому входу блока индикации неисправности, седьмой вход блока индикации неисправности соединен с третьим выходом дешифратора группового обращения и первым входом третьего блока элементов ИЛИ, второй вход и выход которого подключены соответственно со вторым выходом дешифратора адреса и выходом адреса функционального элемента устройства, третий вход и выход четвертого блока элементов И соединены соответственно с адресным входом устройства и адресом канала устройства, вход дешифратора группового дбращения подключен ко входу пешифратора адреса.

На фиг. 1 — представлена электрическая структурная схема устройства;

3 на фиг. 2 - временные диаграммы обмена информацией с функциональными элементами для приемника; на фиг. 3то же,для источника; на фиг. 4 — схема подключения функциональных элементов

>@ к устройству.

Устройство для сопряжения содержит дешифратор 1 адреса, дешифратор 2 группового обращения, блок 3 элементов И, блок 4 и 5 элементов ИЛИ, М дешифратор 6 команды, блок 7 элементов И, блок 8 групповой синхронизации, блок 9 индикации неисправности, блок 10 анализа состояния, блок 11 элементов

ИЛИ, блоки 12 и 13 элементов И, И

Устройство работает следующим образом.

В начале цикла обмена на межблочном интерфейсе (МБИ) устанавливаются адресные сигналы NA, программные си25 гналы МП, а при обращении к приемнику информации - также сигналы данных

МИ. Адресные сигналы МА поступают на ахоп дешифратора 1, дешифратора 2

М и блока 3. Дешифратор 1 осуществляет распознавание индивидуального адреса и перекодировку представленного в двоичном коде адреса функционального элемента (ФЗ) в позиционный код. Дешифратор 2 распознает групповой адрес

33 функциональных блоков, групповой адрес функциональных элементов и распознает собственный адрес устройства сопри жения. По этому адресу осуществляется клапанирование всех сигналов МБИ на внутриблочный интерфейс (ВБИ). По сигналам, полученным с выхода дешифраторов 1 и 2, в блоке 5 адрес блока, а на выходе блока 4 формируется адрес

ВЭ, характеризующий обращение ко всем или выбранному ФЭ данного блока.

Блок 3 осуществляет блокирование прохождения сигналов адреса каналов на ВБИ в случае наличия в устройстве сопряжения сигнала только as первом выходе дешифратора 2. Через время

TILtl (см. фиг. 2 и 3), необходимое для окончания в интерфейсной магистрали переходного процесса при опознавании блоком, элементом и каналом присвоенного ему адреса и подготовки соответствующих цепей as интерфейсной магистрали межблочного интерфейса, вырабатывается сигнал вызов 1" (МВ 1) 648

Сигнал МВ 1 поступает на блок 8 и в зависимости от состояния стробируюших сигналов на выходах дешифраторов

1 и 2 преобразуется в сигнал ВВ1, который выдается в магистраль ВБИ .и разблокирует цепи известительных сигналов (BO, BC, BH). Одновременно формируется сигнал Bll, который используется как стробирующий при операциях, производимых внутри устройства.

При обрашении к какому либо функциональному элементу (эпементам) сигнал ВВ1 подготавливает цепи приема интерфейсного сигнала BO блока 8 и при поступлении си1 нала ВО формирует сигнал MO на интерфейсной магистрали МБИ.

Функциональные элементы (фиг. 4, ФЭ1 - ФЭп ) могут иметь разное быстродействие (различное Т, см. фиг. 2 и 3).

Сигнал ВО во всех функциональных элементах выводится на магистральную шину внутриблочного интерфейса. В результате при органиэации обмена с группой функциональных элементов появления сигнала BO на шине интерфейсной магистрали свидетельствует о том, что наиболее быстродействуюший иэ апресованных функциональных элементов закончил выполнение команды ВВ1.

Считывание сигнала ВО с шины интерфейсной магистрали характеризует окончание выполнения команды BBl в последнем (самом медленном) из адресованных функциональных элементов.

Блок 8 ретранслирует сигнал BO в виде сигнала МО на интерфейсную магистраль МБИ. По сигналу МО формируется ответный сигнал "вызов 2 (MB2) который поступает на вход блока 8 и при наличии соответствующих сигналов преобразуется в сигнал ВВ2, выдаваемый в магистраль ВБИ.

Программные сигналы МП поступают на входы дешифратора 6 и блока 7.

При этом в зависимости от программы осушествляется занесение информации, управление режимами, проверка состояний, тестовая операция во всех одновременно адресованных ФБ (ФЗ).

Программные сигналы МП поступают на вход блока 7, где стробируются сигналами с выхода дешифратора 2. С выхода блока 7 программные сигналы поступают на магистраль ВБИ, Сигнал запрос" (ВЗ) поступает на блок 10, где ретранслируется с шины ВЗ

972 б

ВБИ на шину МЗ магистрали МБИ. Наличие на интерфейсной магистрали МБИ сигнала ВЗ характеризует наличие требованияя с вяз и в ФБ.

Сигнал состояния (BC) ретранслируечся с шины ВС внутриблочного интерфейса на шину МС магистрали МБИ блоком 10. Разблокирование сигнала состояния в блоке 10 осушествляется сигналом BIL При обрашении непосредственно к устройству сопряжения формируется соответствуюший сигнал состояния устройства; который выдается на шину МС. Поскольку устройство со-, пряжения всегда готово к обмену информацией, сигнал состояния транслиру» ется на МБИ. При групповом обрашении один из сигналов состояния, сигнал запроса связи, сигнал состояния блока 10 в зависимости от программного сигнала. .поступает на блок ll и с его выхода на одну иэ выбранных информационных шин межбпочного интерфейса. По втой же шине через блок ll передается сигнал тестовой операции от дешифратора 6.

При обрашении к ФЭ по внутриблочному интерфейсу сигнал "ошибка ретранслируется с шин ВН на шину МН магистрали МБИ через блок 9 индикации неисправности.

Информационные сигналы МИ (ВИ) при нимаюгся из магистрали МБИ (ВБИ) и через блоки 12 и 13 в зависимости от программных сигналов передаются с одной интерфейсной магистрали на другую.

Направление передачи определяется программными сигналами.

Таким образом, предложенное устройство позволяет выполнять групповое обрашение к нескольким функциональным блокам и элементам одновременно, параллельный съем сигналов запросов связи и сигналов состояния нескольких функциональных элементов, последовательный анализ сигналов состояния по программе, анализ проведения тестовых операций контроля одновременно несколькими функциональными блоками, благодаря чему повышается быстродействие устройства.

Формула изобретения

Устройство для сопряжения, содержашее дешифратор адреса, соединенный входом с адресным входом устройства, дешифратор группового обрашения, дешифрато.р команды, подключенный входом к командному входу устройства, 7 64897 выход сигнала ошибки которого соединен с выходом блока индикации неисправности, первый вход которого подключен к входу сигнала ошибки устройства,.два блока элементов И, первые З инфорыщионные входы первого и второго блоков элементов И соединены соответственно с нервым и вторым информаиионными входами устройства, второй информапионный вход и выход 16 первого блока элементов И соединены соответственно с выходом и вторым информационным входом второго блока элементов И, первый и второй выходы блока анализа состояния подключены и соответственно к выходам запроса и состояния устройства, а первый и второй входы - соответственно к входам запроса и состояния устройства, о тл и ч а ю щ в е с я тем, что, с пелью повышения быстродействия устройства, в него введены блок групповой синхронизации, три блока элементов ИЛИ и два блока элементов И, причем первый и второй входы блока групповой синхронизапии подключены к соответствуюшим входам вызова устройства, а первый и второй выходы к соответствуюшим выходам вызова устройства, третий выход блока грунповой синхронизации соедиRes с третьим входом блока анализа состояния и вторым блоком индикации неисправности, третий вход которого жщключен к выходу дешифратора команды, первому входу первого блока элементов ИЛИ, управляюшим входам первого и второго блоков эчементов И и четвертому входу блока анализа состояния первым, вторым и третьим выхо дами соединенного соответственно со вторым, третьим и четвертым Входами первого блока элементов ИЛИ, выход первого блока элементов ИЛИ соединен со вторым управляющим входом первого блока элементов И, первый вход и выход третьего блока элементов И подключены соответственно к командным входу и выходу устройства, первый выход дешифратора группового обрашения соединен с первым входом четвертого блока элементов И, четвертым входом блока индикации неисправности, вторым входом третьего блока элементов И и третьим входом блока групповой синхронизации, четвертый вход которого подключен к третьему входу третьего блока элементов И, пятому axogy блока анализа неисправностей, второму входу четвертого блока элементов И и выходу второго блока элементов ИЛИ, первый вход которого подключен к первому выходу дешифратора адреса, а второй ко второму выходу блока группового обрашения и шестому входу блока индикации неисправности, седьмой вход блока индикации неисправности соединен с третьим выходом дешифратора группового обрашения и первым входом третьего блока элементов ИЛИ, вырой вход и выход которого подключены соответственно со вторым выходом дешифратора адреса и выходом адреса функционального элемента устройства, третий вход и выход четвертого блока элементов И соединены cooTseTCTBesso с адресным входом устройства и адресом канала устройства, вход дешифратора группового обрашения подключен ко моду дешифратора адреса.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 443385, кл. g 06 Р 3/04, 1971.

2. Авторское свидетельство СССР

¹ 558274, кл. g 06 Р 3/04, 1974.

648972

Тираж 779 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113О35, Москва, Ж-35, Раушская наб., д, 4/5

Заказ 558/45

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4

Составитель В. Вертлиб

Редактор О. Стенина Техред Ю. Ниймет Корректор Н. Мельниченко