Устройство для сопряжения канала связи с периферийными источниками и периферийными приемниками

Устройство для сопряжения канала связи с периферийными источниками и периферийными приемниками

Иллюстрации

Показать все

Реферат

 

„„648973 (61) о11о.F11>1T . bH0e 11 BBT. свил-вУ (22) Заявлено 03.01.77 (2!) 2438140/18 24 с присоединением заявки №вЂ” 7 (5!) М. Кл

Ст 06 Г 3/04 (23) Приоритет

ГвсудвретввнньФ квютвт

СССР вв двлам нзвбрвтвннй н вткрнтнй

Опубликовано25.02.79.Бюллетень ¹ 7

Дата опубликования описания 28.02.7q (53) УДК 681.14 (088.8) (72) Автор изобретения

Р. О. Якеревнч центральный научно-исследовательский и проектнотехнологический институт органиэации н техники управпення (7!) Заявитель (54) УСТРОЙСТВО Ll/IH СОПРЯЖЕНИЯ КАНАЛА СВЯЗИ

С ПЕРИФЕРИЙНЫМИ ИСТОЧНИКАМИ И ПЕРИФЕРИЙНЫМИ

ПРИЕМНИКАМИ

15!

Изобретение относится к областям вычислительной техники н тепемеханнкн, в которых данное устройство обеспечивает сопряжение с устройствами ввэдавывода информации, подключенными к общему каналу связи, .Известно устройство сопряжения> в кэтором избирание терминальных. устройств осуществпяется последовательным опросом «х со«тонн«« (1). К н«пос««ткам данного устройства следует отнести большую длительность времени избирания, так как на поиск вышедшего на связь устройства в среднем неэбходнмэ затратить» /2 элементарных посылок (где Я -число терминапьных устройств)

Из известных устройств сопряжения наиболее близким пэ технической сущности является устройство, содержащее

l7 — блоков адресации, каждый нз которых сэдержнт первый, второй, третий согласующие элементы> элемент»еравнозначностн, счетчик разрядов адреса, формирователь кода адреса, управпяю2 щий элемент И, первый входной элемент

И, первый управпя>ошнй триггер, выходной элемент И, первый элемент ИЛИ, причем входы первых трех согласующих элементов соединены, соответственно, с первым управляющим, вторым управпяквцнм н информационным выхэдамн канала связи, выход третьего согласующего элемента сэедннен с первым входом элемента неравнозначнэстн> выход которого соединен с первым входом первого элемента ИЛИ, выходы счетчика разрядов адреса соединены со входами форо мнроватепя кода адреса> счет ый вход счетчика разрядов адреса соединен с выходом управляющего элемента И, первый вход которого соединен с выходом второго согласующего элемента, выход первого входного эпемента И соединен с еднннчным входом первого управляющего триггера (2).

Однако известное устройство имеет ряд недостатков: онэ осушествпяет только избирание готовых к передаче обьек»

648973 тов, но не может обеспечить иж вызов.

Поэтому данное устройство может при= меняться только для сбора информации, но не может осуществлять ее вывод на объекты в известном устройстве отсутствует возможность выравниванич, приоритетоВ.,Принятая в нем система приоритетов (в порядке возрастания адресов) неприемлема для многих характерных ре. мимов функционирования. Например, при равномерном поступлении информации в неблагоприятных условиях оказываются объекты с малыми номерами адресов; время реакции (временной интервал между появлением на объекте информации и .началом передачи. адреса объекта) в известном устройстве соизмеримо с временем передачи адресной последовательности. Это влечет за собой уменьшение пропускной способности системы в целом.

Целью предлагаемого устройства является увеличение пропускной способности.

Для этого в предлагаемом устройстве каждый блок адресации дополнительно содержит дешифратор команд, второй и третий входные элементы И, второй и третий управляющие триггеры, первый, второй и третий адресные элементы И, второй и третий выходные элементы И, четвертый согласующий элемент, элемент И готовности„. второй, третий, четвертый и пятый элементы ИЛИ, причем выходы первого„ второго и третьего согласующих элементов соединены, соответственно, с первым, вторым, третьим входами дешифратора команд, первый, второй и третий выходы которого подключены, соответственно, к первым входам одноименных входных элементов И, вторые входы первого и второго входных элементов И каждого блока адресации соединены с выходом одноименного периферийного источника, выход каждого периферийного дриемника подключен ко второму входу третьего входного элемента И одноименного блока адресации, выходы второго и третьего входных ел с. ментов И соединены, соответственно, с единичными входами одноименных управлакицих триггеров, единичный выход каждого управляющего триггера соединен с первым входом одноименного адресного элемента И, первым входом одноименного выходного элемента И, одноименным входом второго элемента

ИЛИ, выход котомки о подключен ко втоРому входу управляющего элемента И, ко входу начальной установки счетчика разрядов адреса и к первому входу эле-= мента И готовности, второй вход кото5 рого соединен с выходом первого разря« дч счетчика разрядов адреса, выход элемента И готовности соединен с первым входом третьего элемента ИЛИ, BTDpbIB входы первого и третьего адрес @ ных элементов И соединены с прямым выходом формирователя кода адреса, обратный выход формирователя кода адреса соединен со вторым входом второ:го адресного элемента И, выходы первого и второго адресных элементов И подключены, соответственно, ко второму и третьему входам третьего элемента

ИЛИ, выход которого подключен ко входу четвертого согласующего элемента и первому входу четвертого элемента

ИЛИ, второй вход которого соединен с выходом третьего адресного элемента

И, выход четвертого согласующего элемента подключен к информационному вхо25 ду канала связи, выход четвертого элемента ИЛИ подключен ко второму входу элемента неравнозначности„выход стар-шего разряда счетчика разрядов адреса соединен со вторыми входами трех вы39 ходных элементов И и со вторым входом первого элемента ИЛИ, выход которого подключен к нулевым входам всех управляющих триггеров, выходы первоI"c и второго выходных элементов И

35 соединены, соответственно, с первым и вторым входами пятого элемента ИЛИ, выход которого в каждом блоке адресации подключен ко входу одноименного периферийного источника, выход третье46 го выходного элемента И соединен со входом одноименного периферийного приемникa.

На фиг. 1 приведена электрическая

45 структурная схема устройства; на фиг. 2— функциональная схема блока адресации устройства.

Устройство содержит канал связи 1, блоки адресации 2, первый управляющий

5Î выход 3 канала связи, второй управляющий выход 4 канала связи, информационный выход 5 канала связи, информационный вход 6 канала связи, периферийные источники 7, периферийные приемники 8.

Блок адресации 2 содержит;. согласующие элементы 9-12, дешифратор команд

13, входные элементы И 14, 15 и 16, управляющие триггеры 17, 18 и 19, 648973 объект с более высоким номером адреса ю а при чспользовании инверсных адресовс более низким. Например, если к передаче готовы объекты с адресами

1 (0001), 5 (0101) и 7 (0111;, то при прямой адресация очередность избирания объектов будет 7, 5, I, а при ин» версной адресации — 1, 5, 7 (инверсные коды адресов этих объектов соответственно равны 1110, 1010, 1000).

При наличии готовой к передаче информации (при поступлении. сигнала с вы« хода одного иэ периферийных источников) команда "Избирание с прямым адресом" открывает вхо дно и элемент И 1 4, переводит в состояние единица триггер 17, подготавливает элементы 20 и 23. Одновременно через элемент ИЛИ 26, переводится в исходное состояние счетчик

32 и открывается управляющий элемент

И 31, через который синхронизирукяцие сигналы с выхода 4 канала связи поступают на счетный вход счетчика 32. Сигнал с первого разряда счетчика 32 (по первому синхрониэирующему импульсу) открывает элемент И 35, который передает на вход 6 канала связи (через схему ИЛИ 27) сигнал Готов . Последующие синхрониэируюшие импульсы, воздействуя на счетчик 32, производят опрос разрядов формирователя 33 кода адреса.

С прямого выхода формирователя 33 кода адреса прямой код адреса через адресный элемент И 20 и элемент ИЛИ

27 поступает на вход 6 канала связи и через элемент ИЛИ 28 - на вход элемента неравноэначности 34, на второй вход которого подается сигнал из канала связи. В данном случае канал связи выполняет функцию сборки для всех объектов. Если в опрашиваемом разряде формирователя кода 33 записаны ноль, а в канале связи сигнал единицы, то элемент неравноэначности 34 выдает сигнал, который (через схему ИЛИ 29) производит гашение триггера 17. Тем самым переводится в нулевое состояние счет- чик 32 и данный объект прекращает передачу адреса до конца текущего цикла связи. Если данный объект осуществляет передачу адреса один или имеет наиболее высокий приоритет, то счетчик 32 завершает свою работу и сигнал с выхода его последнего разряда через выходной элемент 23 и элемент ИЛИ 30 поступает на вход периферийного источника, разрешая тем самым передачу информвции. Одновременно через элемент ИЛИ адресные элементы И 20, 21 и 22, выходные элементы И 23, 24 и 25, элементы ИЛИ 26-30, управляющий элемент И

31, счетчик 32 разрядов адреса, формирователь 33 кода адреса, элемент 34 неравнозначности, элемент И 35 готовности, Блок адресации 2 обеспечивает выполнение следующих функций: передает код адреса объекта периферийного источника при наличии в нем готовой к передаче информации; воспринимает код адреса при вызове объекта периферийного приемника из канала связи.

Избирание периферийного устройства, готового к передаче информации, осуществляется следующим образом. Иэ канала связи на выходы 3-5 передается команда Избирание с прямым (инверсным) айресом, Если ни один из периферийных

Ю

20 источников 7 не имеет готовой к передаче информации, то данная комбинация повторяется.

При появлении сигнала Готов на выходе периферийного источника на выход

4 канала связи поступает серия синхронизирующих сигналов, которые обеспечивают опрос разрядов формирователей 33 кода адреса всех объектов, имеющих го30 товую в данный момент к передаче информацию. При опросе формирователя 33 кода адрес объекта передается с выхода

5 канала связи. Кроме передачи информации, канал свчэи участвует в выделе3% нии старшего по приоритету объекта.

Осуществляется это путем .сопоставления каждого разряда адреса объекта с информацией, передаваемой в данный момент на выход 5 иэ канала связи,. Если

40 по каналу связи передается сигнал единицы, а в опрашиваемом разряде адреса содержится ноль, то данный объект прь- крашает передачу адреса, .Например, к передаче готовы объекты с адресами 7 (0111) и 5 (0101), При опросе старших двух разрядов передачу адреса ведут оба объекта. При опросе третьего разряда объект с адресом 5 отключвечъ ся, так как в данном разряде его адреса содержится ноль, а в канал связи поступила (иэ устройства номер семь) единица.

Устройство для сопряжения канала связи с периферийными источниками и Ы периферийными приемниками может оперировать прямыми и инверсными адресами объектов. При использовании прямых адресов старшим приоритетом обладает

648973,сд

4», $Q

29 подаетсл сигнал установки нупл ня триггер 17.

При поступлении из канала связи ко-"манды "Избирание с инверсным адресом" открывается элемент 15, становится в единичное состояние триггер 18 и подготавливаются к работе элементы 21 и

24. Начинал с данного момента, устройство работает аналогично описанному.

Отличием является то, что с формирователя 33 кода адреса на вход 6 канада связи и в элемент нерявйозначности по I дается инверсный код адреса.

Наличие ре1кимОВ избиряния с пря

МЫМ И ИНВЕРСНЫМ КОД ЯМИ BIIPBCOB ПОЗВО лиет устанОВить приОритеты B порядке возрастания и убьюания адресов объектОВ, а также ВЬГрявннвять прнОритеты устройства, Выравнивание приоритетов объектов

ОсущестВляетсл путем чередОВяния синхронизирующих последовательностей с прямой и инверсной системой адресовянил. При этОм канал сВЯзи чередует меж « ду собой команды " Избирание с прямым адресом" и "Избирание с инверсным ад-.. ресом . При одинаковом количестве синхронизирующих последовательностей с рлмой и инверсной адресацией условия избирания всех Обьектов становятся од1«ня=

КОВЫМИ, 1 .Е. ВСЕ OHH ИМЕЮ i ОДИН И ТОТ же (в статистическом смысле) приори== тетный уровень. Вырь1лруH это «OOTH01«IO». ние, MOIKHo. РегупиРовать «OIIoBHH "IB6HPQ:= ния объектов, Вызов объекта (длл вывода информа=-. ции из канале связи и периферийный НВН=-. емник 8) осуществляется путем посылKH eF0 ЯдресЯ HB Вь1ход 8 1«ачала r дл ió,,ói

Предварительно канал связи 1 п«1сы.= лает на Выходы 3 - 5 команду Вызов-, Ня всех обьектях, готоьых к нрнему ин= т фОрмации (cKI нал с ВЫХОДЯ пер1л«11ерийно»го приемника), по данной команде От= крывается элемент 16, переводится В единичное положение триггер 19, откры=Ваются элементы 22 и 28, переводитд ся в исходное состояние счетчик 32,.

Код адреса объекта передяЕтся по выходу 5 канала связи и сопровождает.=: ся пО ВыхОду 4 синхронизиру10щими сигналами, которые через элемент 31 осу=.: ществлнют сдвиг счетчика 32. Hp -;«этом прямой код адреса с прямого, выхода формирователя 33 кода egpeca поступа-ет через элемент 22 и элемент ИЛИ

28 ня вход элемента 34 неравнозначности, который сравнивает сго с кодом, по=

РЕДЯВЯЕМЫМ ПО КЯНЯЛ j СвлЗИ.

11ри несовпадении какого=-либо рязрл= дя кода адреса элемент 34 неравнозначности (путем гашения триггера 16 и счетчика 32) выключает устройство адресации.

Если коды адресов совпадают, то через кп1оч 25 подается сигнал на вход периферийного приемника., подготавливая

er"o к приему информации.

Таким образом, предлагаемое устройство сбеспечивает выполнение всех функций, необход1лмых длл сопряжения канала связи с периферийными приемниками информации и периферийными источниками информации. Оно осуществляет избирание готовых к передаче периферийных источников и вызов их по адресу, При атом обеспечивается гибкое управление системой приоритетов и достаточно малое

Время реакции„которое не превышает двух рабочих тяктОВ, Зкономический эффект предлагаемого устройства заключается в увеличении коэффициента использования оборудования (зя счет обеспечения режима выводя информации) и в увеличении пропускной способности системы, а следовательно, и числя подключаемых объектов (за сче-. более гибкой системы приоритетов и уменьшения времени реакции).

Формула изобретения

Устройство длл сопряжения канала связи с периферийными источниками и пе. риферийными приемниками, содержащее

=-блоков .адресации, каждый из которых "îäåðæèò первый, второй, третий согласующие элементы, элемент неравнознячности, счетчик разрядов адресе, фор.Мирователь кода адреса, управляющий элемент И, первый входной элемент И, первый управляю!пий триггер выходной элемент И, первый элемент ИЛИ, причем входь1 первых трех согласующих элементов соединены, соответственно, с первым управляющим, вторым управляющим и информационным выходами канала связи, выход третьего согласующего элемента соединен с первым входом эле:— мента неравнозначности, выход которого соединен с первым входом первого элемента ИЛИ, выходы счетчика разрядов адреса соединены со входами формирователя кода адреса, счетный вход счетчика разрядов адреса соединен с выходом управляющего элемента И, первый вход которого соединен с выходом второго согласующего элемента, выход первого входного элемента И соединен с единичным входом первого управляющего триг- 5 гера,отличающееся тем, что, с целью увеличения пропускной способности устройства, каждый блок адресации дополнительно содержит дешифратор команд, второй и третий входные 10 элементы И, второй и третий управляющие триггеры, первый, второй и третий адресные элементы И, второй и третий выходные элементы И, четвертый согласующий элемент, элемент И готовности, второй, третий, четверть и и пятый элементы ИЛИ, причем выходы первого, второго и третьего согласующих элементов соединены,.соответственно, с пер-вым, вторым, третьим входами дешифратора команд, первый, второй и третий выходы которого подключены, соответственно, к первым входам одноименных входных элементов И, вторые входы первого и второго входных элементов И каждого блока адресации соединены с выходом одноименного периферийного источника, выход каждого периферийного приемника подключен ко второму входу третьего входного элемента И одноименного блока адресации, выходы второго и третьего входных элементов И соединены, соответственно, с единичными входами одноименных управляющих триггеров, единичный выход каждого управляющего

3% триггера соединен с первым входом одноименного адресного элемента И, первым входом одноименного выходного элмента И, одноименным входом второго элемента ИЛИ, выход которого подклю4О чен ко второму входу управляющего элемента И, ко входу начальной установки, счетчика разрядов адреса и к первому входу элемента И готовности, второй вход которого соединен с выходом первого разряда счетчика разрядов адреса, выход элемента И готовности соединен с первым вхо,"ом:-. > =тъего злемсн а И вторые входы первого и третьею адрес ных элементов И соединены с прямым выходом формирователя кода адреса, об ратный выход формирователя кода адреса соединен со вторым входом второго адресного элемента И, выходы первого и второго адресных элементов И подключены, соответственно, ко второму и третьему входам третьего элемента ИЛИ, выход которого подключен ко входу четвертого согласующего элемента и ггераому входу четвертого элемента ИЛИ, второй вход которого соединен с выходом третьего адресного элемента И, выход четвертого согласующего элемента подключен к информационному входу канала связи, выход четвертого элемента ИЛИ подключен ко второму входу элемента неравнозначности, выход старшего разряда счетчика разрядов адреса соединен со вторыми входами трех выходных элементов И и со вторым входом первого элемента ИЛИ, выход которого подключен к нулевым входам всех управляющих триггеров, выходы первого и второго выходных элементов И соединены, соответ» ственно, с первым и вторым входами пятого элемента ИЛИ, выход которого в каждом блоке адресации подключен ко

Ьходу одноименного периферийного источника, выход третьего выходного злемен та И соединен со входом одноименнного периферийного приемника.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 467341, кл. Q 06 I- 3/02, 21.07.72.

2, Авторское свидетельство, СССР № 367445, кл,, С 08 С 19/28, 15.06.70.