Устройство для сопряжения

Устройство для сопряжения

Иллюстрации

Показать все

Реферат

 

О П И C А Н И Е „) 648974

ИЗОБРЕТЕН Ия (61} Дополнительное к авт. свил-ву (22) Заявлено 21.01.77(21) 2444827!Õ8-24 с присоединением заявки № (23) Приоритет

Опубликовано25.02.79.Бюллетень М. 7

Дата опубликования описания 28.02.79

2 (51} М. Кл

Cj 06 Р 3/04

Гваудвратввниь@ комитет ссср вв делам иввврвтвний н вткрытий (53) УДК 681,325 (088. 8) (72) Авторы изобретения

К. И. Диденко, В, Г. Солодовников, В, В, Тоцорков, H. В, Чернец и И. C. Шандрин

Специальное конструкторское бюро систем автоматического управления Министерства приборостроения, cpellcTB автоматизации и систем управления (71) Заявитель (54) УСТРОЙСТВО ЛЛЯ СОПРЯЖЕНИЯ

Изобретение относится к вычисли= тельной технике и может быть исполь=зовано для сопряжения вычислнтелып,|х машин, имеюших обшесистемный интер= фейс типа обшая шина (ОШ), с периферийным оборудованием, включенным по иерархической структуре.

Известно устройство для сопряжения периферийного оборудования с ЭВМ, организованной на базе обшей шины, содержащее специализированный процессор и адаптеры и выполняющие функции сопряжения ЭВМ с терминалами (1(."

Эти устройства имеют большой объем оборудования и дороги в эксплуатации.

Наиболее близким по своей технической сушности к изобретению является устройство для сопряжения интерфей сов, содержашее блок дешифрации адреса, соединенный входами с соответствуюшими входами из групп управляюших входов устройства, блок прерываний, соединенный двухсторонней связью с блоком дешифрации адреса, выход кдторого подключен к первым входам регистра данных, регистра адреса, блока шифрации команд, регистра состояний и блока синхронизации; первый выход которого соединен с первым входом

s б ло к а п р е р ы в ан и и, подключенного вжрым входом к соответствуюшему входу иа группы управляюших входов устрой ства, группа выходов блока прерываний подключена к соответствуюшим

1п управляющим выходам устройства, Вторые входы регистра данных, регистра адреса, регистра состояний и блока шифрации команд соединены с втерым выходом блока синхронизации, второй и третий входы которого соединены соответственно с входом состояния и входом запроса связи устройства, выход блока шифрации команд подключен к третьему входу блока синхронизации и командному выходу устройства, первый и второй выходы регистра адреса соединены соответственно с группой адресных выходов устройства и с групад% информапионньтх выходов устройства, выход регистра состояний и первый выход регистра данных соединены с соответствующими выходами из группы инфэрмационных выходов устройства, вторые вход и выход регистра данных подключены к соответствуюшим входам и выходам из группы ит5 ормапионных входов и выходов устройства, третий вход регистра данных и второй вход блока шифрации команд соединены с групттой информапионных входов устрой ства, второй выход блока синхронизации подключен к четвертому входу регистра данных, ко вторым входам регистра адреса и регистра состояний и к третьему входу блока дешифрации команд $2).

Однако ето устройство имеет низкое быстродействие, поскольку поиск запроса связи реализуется путем последовательного опроса состояний всех функциональasar. модулей вэриферийной системы.

1тельто изобретения является повышепие быстродействия устройства.

Йостигается это благодаря тому, что и устройство введены блок управления обменом, шифратор состояний, соединенный выходом с первым входом блока формирования адреса запроса связи, второй, третий и четвертый входы которого соединены соответственно с группой информационных входов устройства, вторым выходом блока синхронизации и выходом блока дешифрации адреса, информационные входы шифратора состояний соединены с вторыми входом и выходом регистра данных, а управляющий вход подключен к второму выходу блока синхронизапки и первому входу блока управления обменом, первый выход которого соединен с пятым входом блока синхронизации, выход блока формирования адреса запроса связи соединен с адресным выходом устройства, два выхода вызова и вход ответа которого соответственно подключены к второму и третьему выходам и второму входу блока управления обменом, На фиг. 1. представлена блок-схема устройства; на фиг. 2, 3 и 4 - временные диаграммы обмена информацией между интерфейсом "обшая шина (процессор) и межблочным интерфейсом периферийной системы.

Блок-схема устройства содержит блок 1 дешифрации адреса, блок 2 прерываний, регистр 3 данных, регистр 4 адреса, блок 5 шифрапии команд, регистр 6 состояний, блок 7 синхрониза= ции, шифратор 8 состояний, блок 9 фср=мирования адреса запросов связи (ЗС), блок 10 управления обменом, вторая группа информапионных входов и выходов 11 устройства, группа адресных выходов 12 устройства, группа командных выходов 13 устройства, выход 14

Ю Вызов 1» (В l ), выход 15 "Вызов 2 (В2) устройства, вход 16 ответа устройства; группа входов 17 состояний устройства, вход 18 запроса связи устройства.

Блок 1 производит выбор agpecyeмых (по ОШ) регистров устройства (3, 4, 6 или блоком 5), а такие осушествляет расшифровку управляюших сигналов (запись, чтение). Блок 2 организу @ ет захват обшей шины в целях прерывания процессора. Регистр 3 данных осушествляет буферное хранение данных, передаваемых между процессором и функциональными модулями.

Регистр 4 адреса хранит адрес функпионального модуля, к которому производится обрашение. Блок 5 принимает от процессора коды программных сигналов, предписываюшие адресуемому функЗЕ пиональному модулю выполнение тех или иных действий (ввод, вывод, сброс, пуск, анализ ЗС и др.). Регистр 6 состояний фиксирует данные о состоянии межблочного интерфейса (занят, свобо35 ден), о состоянии адресованного функционального модуля, маски и др. Блок 7 осушествляет обшую синхронизапию работы устройства в соответствии с управляюшими сигналами ОШ и сигналами

4О состояний межблочного интерфейса. Шифратор 8 осушествляет преобразование позиционного кода (во время поиска ЗС) в двоичный код адреса 3С. Блок 9 обеспечивает многоуровневый поиск 3С и

45 последующее хранение сформированного адреса ЗС. Блок 10 организует управление асинхронным обменом данными по межблочному интерфейсу, Устройство обеспечивает программный обмен данными между процессором и регистрами 3, 4, 6 и блоком 5 устройства.

Наличие в устройстве шифратора 8 состояний и блоков 9, 10 тюзволяет усттюйству производить обмен даниымя с периферийными функциональными блоками М поиск запросов связи (формирование адреса ЗС) в автономном режиме.

8Э74 6

После етого процессор отключается н устройство автономно организовывает цикл связи с адресуемым функцнональ ным модулем по межблочному интерфейсу в соответствии с диаграммой, приведенной на фнг. 2. В начале цижла на вторую группу информационных вхоЩ дов - выходов 11 нз регистра 3 выдаются данные, на группу адресных выходов 12 нз регистра 4 значение адреса обрашення н на группу командных выхо 4Я дов 13 — значение кода команды. Спустя фиксированную задержку Т, т временн, необходимую для опознавания адреса функциональным модулем, запускается . блок 10 н на выходе 14 устанавливает ся сигнал Bl.

М

Адресуемый функциональный блок (влемент) по снгналу Bl начинает выполнение предписанной операции (в данном случае прием данных со второй группы информационных входов н выходов ll) s nocne ee выполнения saaemaет устройство об этом сигналом ответа От по входу 16. По сигналу От

5 64

Ус тройство работает следуюшим образом. Связь процессора с устройством осуществляется на уровне регистров устройства, а пересылка данных между устройством н периферийными блокттмн н поиск запросов связи про Извод нтся без участия процессора. Регистры 3, 4, 6 н блок 5 доступны процессору н последннй может производить обрашенне к ннм в режимах записи н чтения в соответствии с алгоритмом функцноннрования интерфейса ОШ.

Обрашенне процессора к регистрам устройства осуществляется в следующих целях: засылка дайных в регистр 3 нлн чтение данных с регистра 3; засылка в регистр 4 адреса функцнонального модуля, к которому требуется произвести обрашенне для ввода нлн вывода ннформацнн; засылка в блок 5 сигналов, предпнсываюшнх адресуемому функционально му модулю те илн иные действия (ввод, вывод, пуск, сброс ы т.д.), чтение кода состояний нз ретнс тра 6, а также установка масок в регистре 6.

Процедура передачи данных из пропессора в функциональный модуль заключается в следующем.

Процессор производит засылку данных в регвгтр 3, адреса обрашення в регистр 4 н программного кода, соответствующего режиму ввод, в блок 5. бло 10 через время Т, тт выдает на выход 15 сигнал В2, который ретранслируется в функциональном блоке, как прием сигнала От . Блок 10 после нсчеэновення сигнала ответа "От " делает выдержку Тц, после чего сбрасывает сигнал Вl н нзвешает блок 7 о состоявшемся сеансе связи. Блок 7, . спустя задержку Тц 4., выдает управляющий сигнал, по которому производится отключение ннформацнонных, адресных н командных сигналов, а также снгняля В2 от магнстралн ннтерфейских связей.

На етом процедура передачи данных нз процессора в функциональный блок заканчивается.

Передача данных нз функцноналыюго модуля в процессор осушествляется следуюшнм образом.

Процессор пронзводнт засылку в регистр 4 адреса "брашення и в блок 5командного кода, соответс гвутошего режиму вывод . Далее, устройство осуществляет автономный цимл связи с фуниинональным модулем (см. фнг. 3).

Блок 7 организует подключение адресных сигналов нз регистра 4 на трутпту адресных выходов 12 н снгналов нэ блока 5 на группу командных выходов 13.

Спустя время Т запускается блок 10

8 на выходе 14 устанавливается сигнал вызова В L Адресуемый функциональный модуль в режиме вывод по сигналу

В l выдает информационные сигналы на вход нэ группы информационных входов а выходов 1 l,сигналы состояния на входы

1 7 и извещает об этом устройство снгна лом ответа "От . По снгналу От блок

lO выдает снгнал В2, что приводит к сбросу сигнала От . Далее в теченне времени Т р устройство пронзводнт. прием данных с входов н выходов ll в регистр 3 н сигналов состояния в регистр 6, после чего организуется отключение связи с функциональным модулем — сбрасываются сигналы с выходов 12, 13 н 15. Съем данных с регистра 3 процессор может цронзвестн в режиме программного обмена лн бо прерываннт".

Устройство обеспечивает автономный (беэ участия процессора) параллельный анализ запросов связи и формнрованне адреса 3С по трем уровням: формирование адреса фунхционального блока (АФБ); формирование адреса функционального элемента (АФЭ), ус6 < <:т (т 7 «т тановленного в блоке; !..:Ор(.:("тр реса канала (AK) в:5«H:,-— .(Д(т.,т--,, е(лементе.

Адресное слово в этом спу-::...:::следуюший формат

Г Т

АФБ АФЗ AK

11 8 7 - З С::

Функциональный блок (ФБ) „эп(е. «(э((ФЗ) или канал, требующий запрос; ь обслуживание, устанавливает с(ГГ(1ат(.,.:.К : на входе 18 межбпочно1о интер(теi :Са, Этот сигнал воспри(имается 6110<1«oi. управления 7, которьгй выдает у-:. р="-".:-.:-юшие сигналы блокам 5;т Q -ртт -1э:,<т. блок 9 устанавливаетсл В и«: oi ("<О"-. тояние (АФБ = 9, АФЗ = С,,А(-(= 6) „

В блоке 5 формируется код уо«,-.!,11 .=! . :— анализ 3С. (.(Злее блок 7 осущтвппет чение кода команды на вь.=«о,- -,т адресных сигналОВ из блока ю,-.:..а ходы 12 межблочно1-о интерфейса ", ;,. —, При АФБ = 0 код комяидть.. пя.;.«П(пе;:. —...o,:".

ЯНЯЛИЗЯ 3С ВОСПр ИН ИМЯ ЕТС Л ЬЗ Е1:«И (1тт," циональными блоками (т,е, при АФЕ.— 3 производится адресация ко всем бпо-(< ) („;;ДУСтл фИКСЧ<РОВЯННУ 10 ЗЯД Е С<>тт ." запускается блок 1G H И,Я,=,«-;„:;с(т выдается сигнал вызова Е:..< (., .0:;=:„,;" ..

В1 функциональные блоки устяп.-.:в:., т.Ют На СООТВЕтСтаутощИХ H..< Ит.((1«-::;.. "-, Онных шинах cHT íÿ.ëû сос тэ л(1!? л, ваюшие ня наличие (или Отс5«:з <": . прОсОВ сВязи данным блоком .(- -3:. (т:.",(ИЗ функционаПЬНЫХ бПОКОВ ттослз

НОВПЕНИЯ СИГНЯЛЯ .СОСТО1(1<т(:-:Л Па енную ему инфоэмационну:;(О =-,; "Выцолнения операций по Е:11 . ь(дд= гнал Ответа От, Однако В «:;::. (-:< ного быстродейс увил (Ьлп(-:-.:.:..—.

КОВ СИГНЯЛЫ ОТВЕ-ОВ ВЫДЯЮТ< Л ПЯ -.:- Ои .:;1 не одновреМенно, а с разброс=01<-.

H СЛЕДОВЯТЕЛЬНО ПР(тЕт т «,.-;;" тг «; Г, -, состояния ие происходит и=, 1 :.:.

KB все ФБ не законча (выполи : —:и<:.= раций цо сигналу В1 и не уст.- ",=..=.:.-. сигналы ответа "От .

С целью обеспечения ав:01.,(атичэско-.:.

Нодс кройки под быстродет,.Ств(те п(ер"-, .=-": рийных функциональных блоков б.-о -: «1

УстРОйства ПОЛУЧИВ СИГНЯЛ ОТВЕЛ<Т 0 т самого быстродействующего (ИБ, в:.—.1-,- .

Rа выход 15 cHTHKI В2., Зчот ". . л

Воспринимается всеми функциоп- л;--; —:Я,. .-:.-::: блоками и ретранслируетсл имп Hя в--.од

16 в соответствии с 5<сповпем О 1 - :. 0 ю 1, т.е. сигналы "Or-" и 82 лвллюч л (Я1з(м ОбрЯзОм, .: О(«: (. .-, (. .т=. б1<оквх закончивших

0 зэатт 1(<1 по сттг(1апу В 1 и .2< -(оспеднпй производит съем си—.-,:.;„:.ла "От, Б блоках не закончивших

1: —., полнеп((Й операц -(i по Б 1 (соотве :тВ,-;.;,; ВЫСТЯВИВП((тк СИГНЯП ОтВЕта)

;.";.„";:,;;-„.и тт.. ретра<(слир5«ется На вход 16

-к;.< -З<" (;-:тэ сигна1та О " Ответа. Тогда

;=тт--т <1 т-:; — ттц<«ти«<Ч(-(Ьт«блокаХ ОКОНЧЯ111,1поппэиил операций по Б1 вызывает бро" сигнала "О«--" Ответа ре -зя«пслировяпно< с< C 1ò-..ÿH-<àëà R2. Слепо-, .- "-.:

Ж:О„-;;Е . 8 СВПДтзтЕЛЬС . B<< CT 0 ТОМ (-::.-2;:-.бОД<ез бь(:..:.--ро<(ейсть<«(0п(ий1 ф5«нк<1 т" т 6r(<-. " "т (И ВЫПОЛНЕНИЕ

-бт< е«" 1 «(:Я««1<< -и (ттти 0 rcутствии О(;". "т"".= - : т<;«<От(! т т«тт(до <<.*(я тт<10(т(<<5«(0 —;.,! .:. -(,е;,1 Си<.ДЯДЯ псги с шипы 16

"«: 0 и < —., Р «« « -,< -i-;-< к;- ", < <" =; <.< -, « <- т.пт ОЛНЕИ ИЛ

< --тт -""я "О- бт ОК 7 На .<.-i

: .-;5 ше твчлет под= т p:,< °;.« .,<<(А<э<0,;, 9,—,—,,.-«<Я((ЬГт и т ОДОВ

0<-0 Г ;" ",:,; !т«<11 < -< р< -",< 8 т((ттооы;(i

": ПОД и КОД< ПОВ" ЧИЕ. твт(и(ти(т<тЕ0 < 6-тИ

--;.;.Д .-0< (- 0 .=-Д<(-=:,—;(-Ч(ОГО и З<ШИОННО1.0 Ко: ЯЗРЛД. —:Ь1й В(ВО<ТЧНЫй КОД ЯД«<Е<

".. ": :.",3<-". .: 03 (= С:80 ii =(1 СХЕМОЙ ПРИОРИ . 1 ;5<л::".:<ет< .Лл ФБ с наивысшим

0(1 :: —.: .:, .: —,.:,: н-,=:- ол =йо ФБ одно— BB<ñ "< < i < и, С„< (Ялее знЯче (<, тт ИфР <.TOPB 8, (< - 9 После э |ОГО блОк

«H5"C и Т( б:т 1(" -..:,.-1-(СТВЛЛЕТ Сб 00 СИГНаЛОВ На

0;;;,-.: . .. ; т;,: . -;, ((Я ЕТОМ Цтткп

-p:- :.:.0:=:::-.:-. -:. ядрэся фнкционяпьноб:(о..:з. т;: †:,бу-:,"=щего запроса на связь, .-:- ..-Этт<ттт=<- .—,-я ",=Ч-т ттэт н тЕряйНЫЕ бЛΠ—:- †.-« .-:.--..= -:-".О(.ОЛ5< (ПСЦИОНЯЛ:-ДЫМИ, ;,-.: .;«,",<- >

< :: —. ««<П< -::. ; " 0 Ятт":Åàà (ттт<ГНКЦИОИЯЛЬНОГΠ— . 0< аиовттеииого В Ьункцноняль бл 01:, Е,, Я (т рЕС КОТО(того ужЕ ОПрЕДЕ

О -<л ":<(01-0 б:-(О .: 7 ОрГанизует Выапо(::;.. 5 кода команды соот. (1<=.:;., .В .«(«ттт(э((:. <ПЯЧГЕ<(ЬИОМ<(ЯНЭЛИЗу 3С и;.; В1-<тходы 13 ":;и-,з блока 9 на выходы

":.": П-,ое..а обоапт-ения, выраженного как

<(<,:Б:=.(т .. «(.Ф,т = О. «<«т = О.

9 6

В этом случае адрес ЛФЗ = О используется для обрашения ко всем функциональным элементам в адресованном

ФБ (АФБ =tl ). Связь с функциональными элементами и формирование адреса функционального элемента АФЭ, выставившего сигнал ЗС, осуществляется аналогично описанному. В конце цикла связи блок 9 приформировывает к адресу функционального блока АФБ = И адрес функционального элемента АФЗ = Ol ..

Если функциональные элементы в периферийном блоке являются многоканальными, то аналогичным образом организуется цикл формирования адреса канала АК =p, выставившего сигнал ЗС.

После формирования полного адреса

ЗС (АФБ =П, АФЗ =%, AK =p) блок 7 выдает сигнал блоку 2 прерываний, по которому последний производит операции обшей шины по захвату ОШ и прерыванию процессора. При входе в прерывание процессор обращается к блоку 9 и считывает полный адрес запроса связи.

Таким образом, устройство позволяет осуществить параллельный анализ запросов связи с асинхронной групповой обработкой сигналов ответа, выдаваемых на одну магистральную шину. Зто позволяет значительно сократить время реакции процессора на запросы связи и подстроиться под максимальное быстродействие периферийных блоков.

Формула изобретения

Устройство для сопряжения, содержащее блок дешифрации адреса, соединенный входами с соответствующими входами из групп управляющих входов устройства, блок прерываний, соедиьенный двухсторонней связью с блоком дешифрации адреса, выход которого подключен к первым входам регистра данных, регистра адреса, блока шифрации команд, регистра состояний и блока синхронизации, первый выход кочхрого соединен с первым входом блока прерываний, подключенного вторым входом к соответствующему входу из групп управляющих входов устройства, груп« па выходов блока прерываний подключена к соответствующим управляющим выходам устройства, вторые входы регист ра данных, регистра адреса, регистра состояний и блока шифрации команд соединены со вторым выходом лока сиыс Я 974 1О хро::язации, второй и третий входы которого соединены соотвеп=твенно со входом состояния и входом запроса связи устройства, выход блока шифрации команд подключен к третьему входу блока синхронизации к командному выходу устройства, первый и второй выходы регистра адреса соединены соответственно с группой адресных выхоig дов устройства и с группой информационных выходов устройства, выход регистра состояний и первый выход регистра данных соединены с соответствующими выходами из группы информаци15 онных выходов устройства, вторые вход и выход регистра данных подключены к соответствующим входам и выходам из группы информационных входов и выходов устройства, третий вход ре20 гистра данных и второй вход блока шифрации команд соединены с группой информационных вхочов устройства, второй выход блока синхронизации подключен к четвертому входу регистра дан25 ных, ко вторым входам регистра адреса и регистра состояний и к третьему входу блока шифрации команд, о тл и ч а ю ш е е с я тем, что, с целью повышения быстродействия. устройства, в него введены блок управления обменом, шифратор состояний, соединенный выходом с первым входом блока формирования адреса запроса связи, второй, третий и четвертый входы которого со>> единены соответственно с группой информационных входов устройства, вторым выходом блока синхронизации и выходом блока дешифрации адреса, информационные входы шифратора состояний соединены со вторыми входом и выходом регистра данных, а управляющий вход подключен ко второму выходу блока синхронизации и первому входу блока управления обменом, первый выход которого соединен с пятым входом блока синхронизации, выход блока формирования адреса запроса связи соединен с адресным выходом устройства, два выхода вызова и вход ответа кото5© рого соответственно подключены ко второму и третьему выходам и второму входу блока управления обменом.

Исжчники информации, принятые во внимание при экспертизе

1.Data nation,1976, И &,рр В 7-92.

2. Руководство о подсистеме ИЛС11, Мэйнард, Массачусетс, СШЛ, март 1972.

648974 д(д)ф

u(rl)

8l(j+

Жфк) зс(ж

Щ12),n(r (м

Р /16

В2(1 и(л

Составитель В. Иертлиб

Редактор Е. Гончар Техред Ю. Ниймет Корректор Q. Мецiииченко

Закаэ 55R/45 Тираж 779 Под писное

1.11П!1!11И Государственного комитета СССР

«о делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., и. 4/5

Филиал 1111П Патент, г, Ужгород, ул. Проектная, 4