Цифровой фильтр
Иллюстрации
Реферат
(и)649126
ОП И С А Н И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Сеюз Сееетеннм
Социалистических
Рвснубинн (61) Дополнительное и авт. саид-ву(22) Заявлено09.0377 (21),2461756/18-ОЯ с присоединением заявки №(23) ПриорнтетОпубликовано 25gme, Бюллетень ¹ 7
Дата опубликования описания 2 50 2 7 9
Н 03 Н 7/12
С 06 F 7/38! оеудврственннй конн ет
СССР по велвм нзобреченнй и отнрьлнй (5З) УДК 681.323 (088.8) (72) Автор . изобретения
В.A.Алпатов
P3) Заявитель
Рязанский радиотехнический институт (54) ЦИФРОВОЙ ФИЛЬТР
Изобретение относится к радиотехнике и может использоваться при обработке в реальном масштабе времени радиолокационных и гидроакустических сигналов.
Известен цифровой фильтр, содержащий счетчик числа периодов, выходы которого подключены к входам первого накannèâающего сумматора, выходы которого соединен. с первыми входами блоков элементов и, выходы которых подключены к входам матричного умножителя, выход которого через регистр памяти подключен к входу второго накапливающего сумматора и второму входу первого блока элементов И, третий и четвертый входы которого соединены соответственно с дополнительным входом второго блока элементов И и выходом первого блока памяти, первый вход которого соединен с входом преобразователя код-аналог и выходом второго накапливающего сумматора, к соответствующим входам которого подключен дополнительный выход первого накпливающего сумматора, дополнительный вход которого соединен с входом первого.. счетчика адреса, выход которого через второй блок памяти подключен к второму входу второго блока элементов И, а дополнительный вход второго накапливающего сумматор соединен с входом счетчика числа периодов и соответствующим входом первого накапливающего сумматора (1) .
Однако известное устройство обладает низким быстродействием в режиме фильтрации, что не позволяет фильтровать относительно широкополосные сигналы.
Цель изобретения — повышение быстродействия.
Для этого в цифровой фильтр, содержащий счетчик числа периодов, выходы которого подключены к входам первого накапливающего сумматора, выходы которого соединены с первыми входами блоков элемейтов И, выходы которых подключены к входам матричного умножителя, выход которого через регистр памяти подключен к входу второго накапливающего сумматора и второму входу первого блока элементов И, третий и четвертый входы которого соединены соответственно с дополнительным входом второго блока элементов И н выходом первого блока памяти, первый вход которого соединен с входом преобразователя код-аналого н выходом второго накапливающего
6491 26 сумматора, к соответствующим входам которого подключен дополнительный выход первого накапливающего .сумма.тора, дополнительный вход которого соединен с входом первого счетчика адреса, выход которого через второй блок памяти подключен к второму входу второго блока элементов И, а дополнительный вход второго накапливающего сумматора соединен с входом счетчика числа периодов и соответствующим входом первого накапливающего g) сумматора, введены два дополнительных блока памяти, второй, третий и четвертый счетчики адреса и комбинационный сумматор, к входам которого подключены выходы дополнительных блоков 1я памяти„ входи которых соединены соответственно с выходами второго и третьего счетч"ков адреса, при этом выход четвертого счетчика адреса подключен к второму входу первого блока памяти, а выход комбинационного сумматора соединен с третьим входом второго блока элементов И,причем выход первого дополнительного блока памяти подключен к дополнительному входу второго дополнительного блока памяти.
Иа чертеже представлена структурная электрическая схема предложенного устройства.
Цифровой фильтр содержит счетчик
1 числа периодов, выходы которого подключены к входам первого накапливающего сумматора 2, выходы которого соединены с первыми входами блоков элементов И 3,4, выходы которых подключены к входам матричного умножителя 5, выход которого через регистр 6 памяти подключен к входу второго накапливающего сумматора 7 и второму входу первого блока элементов И 3, третий и четвертый входы которого соединены соответственно с дополнительным входом второго блока элементов И 4 и выходом первого блока памяти 8, первый вход которого соединен с входом преобразователя код-аналог 9 и выходом второго накапливающего сумматора 7, к соответствующим входам которого подключен дополнительный выход первого накапливающего сумматора 2, дополнительный вход которого соединен с входом первого счетчика адреса 10, выход которого череЗ второй блок памяти 11 подключен к второму входу второго блока элементов И 4, а дополнительный вход второго накапливающего сумматора 7 соединен с входом счетчика 1 числа периодов и с соответствующим входом первого накапливающего сумматора 2, введенные два дополнительных блока памяти 12,13, второй, третий и четвертый счетчики адреса 14,15,16 ч комбинационный сумматор 17, к входам которого подключены выходы дополнительных блоков памяти 12,13, входы которых соединены соответственно с выходами второго и третьего счетчиков адреса 14,15, при этом выход четвертого, счетчика адреса 16 подключен к второму входу первого блока памяти 8, а выход комбинационного сумматора 17 соединен с третьим входом второго блока элементов И 4 при1 чем выход первого дополнительного блока памяти 12 подключен к дополнительному входу второго дополнительного блока памяти 13.
Работа устройства разделяется на два режима: а) генерирование весовых коэффициентов; б) фильтрация.
Так как весовая функция симметрична, то в блоке памяти 8 весовых коэффициентов хранится только ее половина, т.е. И+1 отсчетов . Учитывая, что входные отсчеты, симметрично расположенные относительно среднего) умножаются на один и тот же весовой коэффициент, появляется возможность увеличения вдвое быстродействия устройства путем введения их предварительного суммирования. Это удается сделать практически без увеличения требуемой аппаратуры, применяя новый способ адресации в блоках памяти 12 и 13 отсчетов входного сигнала, не требующий постоянной перезаписи отсчетов. Устройство в режиме фильтрации осуществляет операцию свертки отсчетов входного сигнала и соответствующих им весовых коэффициентов в виде
М-1 п=О 9-и 9-2м+и) "и+ 9-м м
Первые И отсчетов входного сигнала располагаются в блоке памяти 13, а последние И+1 — в блоке памяти 12, причем расположение текущих отсчетов в памяти не является фиксированным, а изменяется от цикла к циклу.
Вычислительный такт начинается со считывания крайних симметричных отсчетов входного сигнала и соответствующего отсчета весовой функции, хранящихся по адресам, установленным на счетчиках адресов 14,15 и 16. . Далее отсчеты входного сигнала суммируются на комбинационном сумматоре 17 и сумма умножается на матричном умножителе 5 на коэффициент
На блоки элементов И 3 и 4 подается на время фильтрации соответствующий управляющий потенциал. Резуль-. тат умножения записывается в регистр
6 и затем добавляется в накапливающий сумматор 7. Далее с поступлением импульсов на входы счетчиков адресов .14,15,16 производится изменение их состояния и описанная процедура rrc" торяется. е49126
Формула изобретения
Заказ 576/53
Подписное
ЦНИИПИ
Тираж 1059
В М+1 вычислительном такте текущего цикла включается сигнал, запрещающий считывание из блока памяти 13.
После изменения состояния счетчиков адресов 14,15,16 Х ц отсчет одновременно с умножением на и < записывается в блок памяти 13 по адресу б отсчета Х и, т.е. того отсчета, который должен быть отброшен. Далее в этом же цикле одновременно с суимйровайием в накапливающем сумматоре 7, в блок памяти 12 по адресу отсчета )0
Х. записывается новый отсчет входного сигнала. Этим заканчивается цикл работы устройства. В начале следующего цикла производится обнуление накапливающего сумматора 7 и 15 изменение состояний счетчиков адреса 15 и 16. Да первом такте состояние счетчика адреса 14 остается неизменным по отношению к последнему такту предыдущего цикла. Далее все операции аналогичны вышеописанному циклу. Заметим,что счетчики адреса
14 и 16 считают по mod (М+1), а
"четчик адреса 15 по mod (М) .
Цифровой фильтр, содержащий счетчик числа периодов, выходы которого подключены к входам первого накапливающего сумматора, выходы которого соединены с первыми входами блоков элементов И, выходы которых подключены к входам матричного умножителя, выход которого через регистр памяти подключен к входу второго накапливающего сумматора и второму входу первого блока элементов И, третий и четвертый входы которого соединены соответственно с дополнительным . входом второго блока элементов И и выходом первого блока памяти, первый вход которого соединен с входом преобразователя код-аналог и выходом второго накапливающего сумматора, к соответствующим входам которого подключен дополнительный выход первого накапливающего сумматора, дополнительный вход которого соединен с входом первого счетчика адреса, выход которого через второй блок памяти подключен к второму входу второго блока элементов И, а дополнительный вход второго накапливающего сумматора соединен с входом счетчика числа периодов и соответствующим входом первого накапливающего сумматора, отличающийся тем, что, с целью повышения быстродействия введены два дополнительных блока памяти, второй, третий и четвертый счетчики адреса и комбинационный сумматор, к входам которого подключены выходы дополнительных блоков. памяти, входы которых соединены соответственно с выходами второго и третьего счетчиков адреса, при этом выход четвертого счетчика адреса подключен к второму входу первого блока памяти, а выход комбинационного сумматора соединен с третьим входом второго блока элементов И, причем выход первого дополнительного блока памят. подключен к дополнительному входу второго дополнительного блока памяти.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
Р 516043, кл. Q 06 Г 15/36 1974.
Филиал ППП Патент, .r.Óæãîðîä,ул.Проектная,4