Система связи с дельта-модуляцией

Система связи с дельта-модуляцией

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИТЕЛЬСТВУ

Союз Советских

Социелистимеских

Республик

1) 1 3Ь1 (61) Дополнительное к авт. свид-вуМ. 416862 (22) Заявлено 02.08.76 (21) 2396814 18 09 (51) М. Кл.

Н 03 К 13/22

Н 04 f 1yoO с присоединением заявки № (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 25.02.79.Бюллетень № 7

Дата опубликования описания 28.02.79 (53) УДК 621.376. . 9 (088. 8) (72) Авторы изобретения

B. M. Морозов и P. Т. Сафаров (71) Заявитель (54) СИСТЕМА СВЯЗИ С ДЕЛЬТА-МОДУЛЯЦИЕЙ

Изобретение относится к радиосвязи и может быть использовано в системах передачи непрерывных сообщений.

По основному авт. св. № 416862 известна система связи с дельта-модуляцией, содержащая в передаюгцем блоке кодирующее устройство, на выходе которого включень1 вычитающая схема, последовательно соединенная с двоичным модулятором. управляемым синхронизатором и соединенным с вторым входом вычитаюшей схемы через интегратор, и содержащая также в приемном блоке декодирующее устройство. Ко входу последнего подключен интегратор и синхронизатор, управляющий работой интегратора, а к выходу интегратора — фильтр нижних частот. К выходу синхронизатора кодируюшего устройства подключены последовательно делитель частоты и схема стробирования, выход которой соединен со входом вычитающей схемы через отключающий и закорачи- в вающий этот вход вентили и — с выходом интегратора через закорачивающий этот выход вентиль, а к выходу синхронизатора декодирующего устройства подключены последовательно делитель частоты и схема стробпровання, выход которой соединен с Bblxoдом интегратора через закорачиваюший этот выход вентиль. Кодирующее и декодируюющее устройства имеют источники опорного напряжения, причем выходы первого источника опорного напряжения подключсны к вентилям кодирующего устройства, а выход второго источника опорного напряжсния-к вентилю декодируюшего устройства.

Однако такая система не позволяет в полной мере устраМить значительные потери информации на участках коррекции ошибок накопления.

Цель изобретения — — уменьшение потерь информации.

Для этого в предложенной системе сьязи с дельта-модуляцией, в кодирующее устройство введены последовательно соединенные блок сравнения и решающий блок, а в декодируюшее устройство — — блок анализа.

Первый и второй входы блока сравнения соединены соответственно с выходами источника опорного напряжения и выходами интегратора, а выход решающего блока соединен со вторыми управляющими входами вентилей, при этом первый вход блока анализа

649135 соединен с входом интегратора, второй вход — с первым управляющим входом вентиля, второй управляющий вход которого соединен с выходом блока анализа.

На фиг. 1 показана структурная схема кодирующего устройства; на фиг. 2 — декодирующее устройство, структурная схема.

Система связи с дельта-модуляцией, содержит в передающем блоке кодирующее устройство 1, на входу которого подключены вычитаюшая схема 2, последовательно соединенная с двоичным модулятором З,и управляемая синхронизатором 4, соединенным со вторым входом вычитающей схемы 2 через интегратор 5, и содержащая также в приемном блоке декодирующее устройство

6, к входу которого подключен интегратор 7, 15 и синхронизатор 8, управляющий работой интегратора 7. К выходу интегратора 7 подсоединен фильтр 9 нижних частот, к выходу синхронизатора 4 кодирующего устройства

1 подключены последовательно делитель час-. тоты 10 и схема стробирования 11, выход которой соединен со входом вычитающей схемы 2 через отключающий и закорачивающий этот вход вентили 12, 13 и с выходом интегратора 5 через закорачивающий этот выход вентиль 14. К выходу синхронизатора 25

8 декодируюшего устройства 6 подключены последовательно делитель частоты 15 и схема стробирования 16, выход которой соединен с выходом интегратора 7 через закорачивающий этот выход вентиль 17. Кодируюшее и декодируюц1ее устройства 1 и 6 имеют источники опорного 18, 19 напряжения.

Выходы первого источника 18 опорного напряжения подключены к вентилям 12, 14 кодируюшего устройства 1, а выход второго источника 19 опорного напряжения — к вентилю 17 декодируюшего устройства 6.

Кроме того, кодирующее устройство имеет последовательно соединенные блок сравнения 20 и решающий блок 21, а декодирующее устройство — блок анализа 22. Первый и второй входы блока сравнения 20 соединены 4р соответственно с выходами источника 18 опорного напряжения и выходами интегратора 5, а выход решающего блока 21 соединен со вторыми управляющими входами вентилей 12, 14. Первый вход блока анализа 22

45 соединен с входом интегратора 7, второи вход — с первым управляющим входом вентиля 17, второй управляющий вход которого соединен с выходом блока анализа 22.

Система работает следующим образом.

Исходный сигнал через вентиль 13 поступает на вход вычитающей схемы 2, где формируется сигнал разности между исходными сигналом и аппроксимирующим сигналом, вырабатываемым интегратором 5. Разностный сигнал поступает в двоичный модулятор 3, где в соответствии со знаком этого 55 сигнала формируется последовательность посылок дельта-сигнала «+1» и « — 1», несущих информацию о приращениях исходного сигнала в тактовых точках, задаваемых синхронизатором 4. Последовательность посылок «+1» и « — 1» поступает в канал связи.

С выхода делителя частоты 10 на вход схемы стробирования 11 подаются импульсные сигналы, период следования которых соответствует периодичности процесса коррек-. ции ошибок накопления. Схема стробирования 11 вырабатывает кратковременное управляющее напряжение, подаваемое одновременно на управляющие входы вентилей 12, 13 и 14. Вентиль 13 при подаче напряжения на управляющий вход снимает исходный сигнал со входа вычитающей схемы 2, а вентиль 12 подключает ко входу вычитающей схемы 2 источник опорного напряжения 18.

Одновременно через вентиль 14 подключается выход источника опорного напряжения

18 к второму входу вычитающей схемы 2.

В этот момент времени роль входного сигнала выполняет эталонное напряжение, подаваемое с выхода источника 18 опорного напряжения. В качестве. эталонного напряжения используется одно из напряжений, соответствуюгцее минимальному значению исходного сигнала (О /р шкалы передаваемого сигнала) или его максимальному значению (1000/р шкалы передаваемого сигнала).

Для определения величины эталонного напряжения, подаваемого на вход вычитаюшей схемы 2 в данном цикле коррекции, с помощью блока 20 сравнения оценивают близость текущего значения аппроксимирующего сигнала на выходе интегратора 5 к каждому из эталонных напряжений. По результатам сравнения решающий блок 21 подключает к вторым управляющим входам вен.тилей 12 и 14 сигналы, обеспечивающие подачу от источника 18 опорного напряжения, наиболее близкого к аппроксимирующему сигналу эталонного напряжения.

При снятии сигнала схемы стробирования 11 на вход вычитающей схемы 2 через вентиль 13 подается исходный сигнал, вентили 12 и 14 разрывают цепи подачи эталонного напряжения, и на вь ходе двоичного модулятора 3 в соответствии с механизмом дельта-модуляции формируется последовательность посылок «+1» или « — 1», соответствующая скачку напряжения исходного сигнала относительно ближайшего эталонного уровня напряжения и отражающая истинное .значение функции сигнала в момент коррекции.

В приемном блоке в интеграторе 7 осуществляется суммирование ступенчатых напряжений, амплитуда которых равна величине стандартного приращения, а полярность зависит от вида посылок «+1» или « — 1» в приемной последовательности дельта-сигналов. Полученное напряжение подается на фильтр 9 нижних частот, с выхода которого снимается сигнал, близкий по форме к исходному.

649135

ФОрму«!а uBOOpe;el uS

I !

1

1

1 !

1 !

L! !

1 !

1 ! !

1 ! ! !

1 !

Раг. 1!

1 ! ! ! !

Гб ! ! !

1 ! !

1 !

1 !

1

1 !

1 григ. 3

Составитель Т. Маркина

Реда кто р Е. Кр а вцо ва Техред О. Луговая Корректор,l. Мельниченко

Заказ 577/54 Тираж 1059 Подписное

ПНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж-35, Раугаская наб., д..1,5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Синхронный режим работы передающего и приемного блоков обеспечивается синхронизатором 8. Делитель частоты 15 вместе со схемой стробирования 16 вырабатывают управляющие сигналы, период следования которых определяется периодичностью про- 5 цесса коррекции ошибок. Эти сигналы подаются на второй вход блока анализа 22 и на первый управляющий вход вентиля 17.

Блок анализа 22 в момент коррекции определяет вид поступающих посылок «+1» или

« — 1» в принимаемои последовательности

10 дельта-сигналов и формирует сигнал, подаваемый на второй управляющий вход вентиля 17, для подачи от источника 19 опорного напряжения эталонного напряжения. соответствующего 0% шкалы передаваемого сигнала, если поступают посылки «+1» или напряжение, соответствующее 100% шкалы передаваемого сигнала, если поступают посылки « — 1». Решение на выдачу того или иного эталонного напряжения в блоке анализа 22 принимается по виду первой поступившей в момент коррекции посылки или по серии посылок одного знака.

При наличии сигналов одновременно на первом и втором управляющих входах вентиля 17 обеспечивается подача соответствующего эталонного напряжения на вход интегратора, относительно которого продолжается суммирование ступенчатых напряжений с поступлением последовательности посылок, вырабатываемых в процессе коррекции.

Система связи с дельта-модуляцией обеспечивает уменьшение потерь информации при коррекции ошибок накопления в услбвиях помех в канале и при кратковременных перерывах связи за счет контроля текущего уровня сигнала и двухуровневой коррекции.

Система связи с дельта-модуляцией по авт. св. ¹ 416862, от шчающплея тем, что, с целью уменьшения потерь информации, в кодирующее устройство введены последовательно соединенные блок сравнения и решающий блок, B в декоднрую!цее устройство —— блок анализа, причетl первый н второй Входы блока сравнения соединены соответственно с выходами источника опорного напряжения и выходами интегратора, а выход решающего блока соединен со вторыми управ. ляющими входах!н вентилей. прн этом первый вход блока анализ.l соединен с Hxo ioxt интегратора, вгорой вход с п.рвым упра:—

;IBIOUI,IIVI BXOQOXI BPhTHIII, BTOPOA i IIPHB.!IIIIOщий вход которого соединен с выходом блока анализа.