Устройство для контроля амплитудночастотных характеристик четырехполюсников
Иллюстрации
Показать всеРеферат
Союз Советских
Социалистических
РЕС1тубЛ и К
Оп ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву » 649143
1 (22) ЗаЯвлЕно16.02.77 (21) 2454168/18 09 (51) М Кл
Н 04 В 3/46 с присоединением заявки № (23) ПриоритетГосударственный комитет
СССР оо делам иэооретеннй и открытий (53) УДК 621.396. . 664 (088. 8) Опубликовано 25.02.79.бюллетень № 7
Дата опубликования описания 28. 02.79 (72) Авторы изобретения
И. Я. Левенталь и A. P. Шпигель центральный научно-исследовательский институт связи (Одесский научный отдел1 (71),Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АМПЛИТУДНОЧАСТОТНЫХ
XAPAКТЕРИСТИК ЧETbIРЕХПОЛ10СНИКОВ
Изобретение относится к электросвязи и может использоваться при проверке на соответствие нормам амплитудно-частотных характеристик каналов и устройств связи.
Известно устройство для контроля амплитудно-частотных характеристик четырехполюсников, содержащее на передающей стороне генератор качающейся частоты, выход которого подключен к входу четырехполюсника, а на приемной стороне — компаратор, элемент совпадения, измеритель длительности периода сигнала и первый и второй блоки памяти (11.
Однако в известном устройстве недостаточная точность контроля.
Цель изобретения — повышение точности и сокращения времени контроля. 15
Для этого в устройство для контроля амплитудно-частотных характеристик четырехполюсников, содержащее на передающей стороне генератор качающейся частоты, выход которого подключен к входу четырехполюсника, а на приемной стороне — компаратор, элемент совпадения, измеритель длительности периода сигнала и первый и второй блоки памяти, введены дополнительный компаратор, сумматор, блок преобразования напряжения испытательного сигнала, первый и второй дешифраторы, первый и второй делители напряжений, первый и второй преобразователи кода, при этом н» приемной стороне выход компаратора через сумм»тор, второй вход которого соединен с выходом дополнительного компаратор», подключен к первому входу элемента совпадения, второй вход которого соединен с первым выходом блока преобразования напряжения испыт»тельного сигнала, второй выход которого через измеритель длительности периода сигнала подключен к объединенным входам первого и второго дешифраторов, причем выход первого дешифратора через последовательно соединенные первый блок памяти, первый преобразователь кода и первый делитель напряжений подключен к первому входу компаратора, а выход второго дешифратора через последовательно соединенные второй блок памяти, второй преобразователь кода и второй делитель напряжений подключен к первому входу дополнительного компаратора, второй вход которого соединен с вторым входом компаратора, входом блока преобразования напряжения испытательного сиг649143
Формула изобретения
55 нала и является входом на приемной стороне.
На чертеже изображена структурная электрическая схема предложенного устройства.
Устройство для контроля амплитудно-частотных характеристик четырехполюсников содержит на передающей стороне генератор 1 качающейся частоты, выход которого подключен к входу четырехполюсника 2, а на приемной стороне — комиаратор 3, элемент совпадения 4, измеритель 6 длительности периода сигнала и первый и второй блоки памяти 6, 7, дополнительный комиаратор 8, сумматор 9, блок преобразования !О наиря; жения испытательного сигнала, первый и второй дешифраторы 11, 12, первый и второй делители напряжений 13, !4, первый и второй преобразователи кода 15, 16, ири этом на приемной стороне выход компаратора 3 через сумматор 9, второй вход которого соединен с выходом дополнительного комиаратора 8, подключен к первому входу элемента совпадения 4, второй вход которого соединен с первым выходом блока преобразования 10 напряжения испытательного сигнала, второй выход которого через измеритель 6 длительности периода сигнала подключен к объединенным входам первого и второго дешифраторов 1, 12, причем выход первого дегпифратора 11 через последовательно соединенные первый б;нж памяти 6, первый преобразователь кода 15 и первый делитель напряжений 13 подключен к первому входу комиаратора 3, а выход второго дешифратора 12 через последовательно соединенные второй блок памяти 7, второй преобразователь кода 16 и второй делитель напряжения 14 подключен к первому входу дополнительного компаратора 8, второй вход которого соединен с вторым входом компаратора 3, входом блока преобразования 10 напряжения испытательного сигнала и является входом на приемной стороне.
Устройство работает следуктши м образом.
На вход контролируемого четырехиолюсника 2 от генератора 1 качающейся частоты подается напряжение с постоянным уровнем.
С выхода четырехполюсника 2 напряжение поступает на вторые входы комиаратороВ
3, 8 сигнала и верхней доиусковой границы и сигнала и нижней доиусковой границы.
Кроме того, с выхода четырехиолюсника 2 напряжение подается на вход блока преобразования 10, !преобразуюшего синусоидальное напряжение испытательного сигнала в прямоугольные импульсы с длительностью, равной длительности периода испытательного сигнала. Измерение длительности периода осугцествляется ио методу последовательного счета.
Блоки памяти 6, 7, подключенные к соответствующим выходам дешифраторов 11
50 и 12, запоминают в пределах какой допусковой границы находится текущая частота испытательного сигнала. Дешифраторы 11 и
l2 предназначены для распознавания кодовых комбинаций счетчика, соответствуюших частотам переключения допусковых границ.
Количество входных шин каждого дешифратора равно количеству элементов кодовой комбинации счетчика (количеству триггеров счетчика). Количество выходных шин каждого дешифратора и соответственно количество триггеров каждого из запоминаюших устройств равно числу частот переключения допусковых границ.
В соответствии с текущей частотой испытательного сигнала (в соответствии с состоянием блоков памяти 6, 7) на выходах делителей напряжений 13, 14 с помошью преобразователей кода 15, 16 устанавливаются напряжения, соответствующие верхней и нижней допусковым границам на данной частоте, удерживающиеся благодаря блокам памяти 6, 7. Преобразователи кода 15. 16 осуществляют преобразование кодов на выходах блоков памяти 6, 7, хранящих информацию о том, в пределах какой из допусковых границ находится частота испытательного сигнала, в код, необходимый для установления соответствующих напряжений на выходах делителя напряжений 13, 14.
На время первого такта управляющим импульсом с первого выхода блока преобразования 10 закрывается выход устройства с помощью элемента совпадения 4. С выходов делителей напряжений 13, 14, напряжения, соответствуюшие верхней и нижней допусковым границам, подаются на первые входы компараторов 3 и 8.
В течение второго такта производится сравнение амплитудных значений испытательного сигнала с напряжениями, соответствуюшими допусковым границам, и считывание сигнала выхода измеряемого значения характеристики за границы шаблона.
Отсутствие каких-либо преобразований в тракте измерения уровня испытательного сигнала в предложенном устройстве позволяет избавиться от целого ряда погрешностей, вносимых нелинейностью амплитудной характеристики детектора при детектировании, выделением постоянной составляющей, преобразованием напряжение-частота и измерением длительности периода в известном устройстве.
Устройство для контроля амплитудно-частотных характеристик четырехполюсников, содержагцее на передающей стороне генератор качающейся частоты, выход которого подключен к входу четырехполюсника, а на приемной стороне — компаратор, элемент
649143
Составитель Г. Серова
Техред О. Луговая Корректор Д. Мельниченко
Тираж 774 Подписное
LlHHHfTH Государственного комитета СССР по делам изобретений и открытий
I l 3035, Москва, Ж-35, Раушская наб., д. 4/5
Филиал ППП «Патент», г. Ужгород, -ул. Проектная, 4
Редактор Л. Гельфман
Заказ 578/54 совпадения, измеритель длительности периода сигнала и первый и второй блоки памяти, отличающееся тем, что, с целью повышения точности и сокращения времени контроля, введены дополнительный компаратор, сумматор, блок преобразования напряжения испытательного сигнала, первый и второй дешифраторы, первый и второй делители напряжений, первый и второй преобразователи кода, при этом на приемной стороне выход компаратора через сумматор, второй вход которого соединен с выходом дополнительного компаратора, подключен к первому входу элемента совпадения, второй вход которого соединен с первым выходом блока преобразования напряжения испытательного сигнала, второй выход которого через измеритель длительности периода сигнала подключен к объединенным входам первого и второго дешифраторов, причем выход первого дешифратора через последовательно соединенные первый блок памяти, первый преобразователь кода и первый делитель на5 пряжений подключен к первоМу входу компаратора, а выход второго дешифратора через последовательно соединенные второй блок памяти, второй преобразователь кода и второй делитель напряжений подключен к первому входу дополнительного компаратора, второй вход которого соединен с вторым входом компаратора, входом блока преобразования напряжения испытательного сигнала и является входом на приемной стороне.
15 Источники информации, принятые во внимание при экспертизе
1, Патент ФРГ Хо 2440773, кл. Н 04 В 3/46, 1976