Устройство для приема дискретной информации

Устройство для приема дискретной информации

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е ()649156

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено09.03.77 (21) 2460324/18-09 (51) М. Кл.

Н 04 L 17/16 с присоединением заявки М (23) Приоритет

Государстеенный комитет

СССР ео делам изобретений и открытий

Опубликовано 25.02.79Бюллетень № 7

Дата опубликования описания 28.02.79 (53) УДК 621.394. . 62 (088.8) (72) Автор изобретения

В. П. Дубинкин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА

ДИСКРЕТНОЙ ИНФОРМА11ИИ

Изобретение относится к радиотехнике и может быть использовано в аппаратуре с решаюшей обратной связью для приема дискретной информации.

Известно устройство для приема дискретной информации, содержащее анализа- 5 тор ошибок и последовательно соединенные декодер, накопитель, клапан и приемник, при этом вход декодера соединен с входом анализатора ошибок (Ij.

Однако известное устройство обладает недостаточно высокой точностью приема дискретной информации.

Целью изобретения является повышение точности приема.

Для этого в устройство для приема дискретной информации, содержащее анализатор ошибок и последовательно соединенные декодер, накопитель, клапан и приемник, при этом вход декодера соединен с входом анализатора ошибок, введены компаратор, дополнительный клапан, мажоритарный блок и последовательно соединенные блок совпадения и блок накопителей, выход которого подключен к первому входу мажоритарного блока, первый выход которого соединен с первым выходом компаратора и управляющим входом дополнительного клапана, выход которого подключен к управляющему входу клапана и первому входу блока совпадений, второй вход которого соединен с выходом накопителя, вторым входом мажоритарного блока и первым входом компаратора, к второму и третьему входам которого подключены соответственно выходы декодера и анализатора ошибок, причем второй выход компаратора подключен к третьему входу мажоритарного блока, четвертый вход которого соединен с выходом декодера, а первый и второй выходы мажоритарного блока подключены соответственно к управляюшему входу клапана и входу приемника, при этом выход анализатора ошибок подключен к сигнальному входу дополнительного клапана.

На чертеже приведена функциональная электрическая схема устройства для приема дискретной информации.

Устройство для приема дискретной информации содержит анализатор ошибок 1 и последовательно соединенные декодер 2, накопитель 3, клапан 4 и приемник 5, при этом вход декодера 2 соединен с входом анализатора ошибок 1. Кроме того, с целью

649156 повышения точности приема введены компаратор 6, дополнительный клапан 7, мажоритарный блок 8 и последовательно соединенные блок совпадения 9 и блок накопителей

10, выход которого подключен к первому входу мажоритарного блока 8, первый выход которого соединен с первым выходом компаратора 6 и управляющим входом дополнительного клапана 7, выход которого подключен к управляющему входу клапана 4 и первому входу блока совпадения 9, второй вход которого соединен с выходом накопителя 3, вторым входом мажоритарного блока 8 и пер. вым входом компаратора 6, к второму и третьему входам которого подключены соответственно выходы декодера 2 и анализатора ошибок 1, причем второй выход компаратора 6 подключен к третьему входу мажоритарного блока 8, четвертый вход которого соединен с выходом декодера 2, а первый и второй выходы мажоритарного блока

8 подключены соответственно к управляюще<у входу клапана 4 и входу приемника 5, при этом выход анализатора ошибок 1 подключен к сигнальному входу дополнительного клапана 7.

Устройство работает следующим образом.

Сигнал поступает одновременно на анализатор ошибок 1 и декодер 2. С выхода декодера 2 информационная часть кодового блока в первоначальном коде записывается в накопитель 3. Если анализатор 1 не обнаружил ошибку в кодовом блоке, он разрешает вывод информации из накопителя 3 через клапан 4 на приемник 5. Если анализатор 1 обнаружит ошибку в кодовом блоке, он выдает сигнал «Переспрос», который запрещает прохождение информации из накопителя 3 через клапан 4 на приемник 5 и разрешает перезапись этой информации через блок совпадения 9 на блок накопителей 10.

Информация из накопителя 3 поступает также в компаратор 6, на другой вход которого одновременно подаются сигналы информационной части передаваемого повторно по сигналу «Переспрос» кодового блока, принятого с ошибкой при первой передаче. Если при повторном приеме этого кодового блока ошибка не обнаружена, разрешается вывод информации из накопителя 3 на приемник 5, как и при первой передаче. В противном случае, на компаратор 6 выдается соответствующий сигнал из анализатора 1, по которому компаратор 6 вырабатывает результат сравнения информационной части кодового блока, принятого первый раз и повторно.

Если они совпадают (т.е. информационные части не искажены), выход сигнала для блокировки с анализатора 1 через дополнительный клапан 7 запрещается сигналом с компаратора 6, и информация из накопите4 ля 3 выводится на приемник 5. В противном случае, вновь выдается сигнал «Переспрос», происходит третья передача этого кодового блока, информация из накопителя 3 сравнивается с поступающей информацией из декодера 2 описанным образом, одновременно информация из накопителя 3, блока накопителей 10 и декодера 2 поступает на мажоритарный блок 8, где происходит исправление ошибок (по группам символов, например, по телеграфным знакам, или по всему кодовому блоку) . Если информационные части кодового блока второй и третьей передачи не совпадают, по сигналу из компаратора 6 мажоритарный блок 8 выдает результат исправления ошибок на клапаны 4 и 7. Если ошибки исправлены, выдача сигнала с анализатора 1 через клапан 7 и вывод инфор10

Формула изобретения

Устройство для приема дискретной информации, содержащее анализатор ошибок и последовательно соединенные декодер, накопитель, клапан и приемник, при этом вход декодера соединен с входом анализатора ошибок, отличающееся тем, что, с целью повышения точности приема, введены компаратор, дополнительный клапан, мажоритарный блок и последовательно соединенные мации из накопителя 3 через клапан 4 запрещается, а мажоритарный блок 8 выдает исправленную информацию на приемник 5 информации. Если исправить ошибки нельзя (неопределенность), разрешается выдача сигнала «Переспрос» с анализатора 1, а также запрещается вывод информации из накопителя 3 на приемник 5.

При четвертой передаче в компараторе происходит сравнение информационных частей кодового блока третьей и четвертой передачи, а в мажоритарном блоке — исправление ошибок по второй, третьей и четвертой передаче. Информация, передаш ая первый раз, стирается. Дальнейшая работа происходит аналогично до получения информации без ошибок или до исправления ошибок.

При необходимости строгого ограничения числа повторений одного и того же кодового блока мажоритарный блок строится так, чтобы неопределенность в исправлении ошибок отсутствовала (например, сравнением по группам символов).

Число кодовых блоков, по которым происходит мажоритарное сравнение и исправле40 ние ошибок, выбирается исходя из допустимой потери достоверности информации.

Таким образом, предложенное устройство позволяет увеличить скорость передачи дискретной информации и уменьшить число повторений одного и того же кодового блока в аппаратуре с решающей обратной связью.

649156

Составитель A. Заболотская

Редактор Л. Гел ьф м а н Техред О..Луговая Корректор С. Патрушева

Заказ 590/55 Тираж 774 Подписное

ЫНИИПИ Государственного комитета СССР по делам изобретений и открытий

l! 3035, Москва, Ж-35, Раушская наб., д. 4 5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 блок совпадения и блок накопителей, выход которого подключен к первому входу мажоритарного блока, первый выход которого соединен с первым выходом компаратора и управляющим входом дополнительного клапана, выход которого подключен к управляющему входу клапана и первому входу блока совпадения, второй вход которого соединен с выходом накопителя, вторым входом мажоритарного блока и первым входом компаратора к второму и третьему входам которого подключены соответственно выходы декодера и анализатора ошибок, ричем второй выход компаратора подключен к третьему входу мажоритарного блока, четвертый вход которого соединен с выходом декодера, а первый и второй выходы мажоритарного блока подключены соответственно к управляющеБ му входу клапана и входу приемника, при этом выход анализатора ошибок подключен к сигнальному входу дополнительного клапана.

1О

Источники информации, принятые во внимание при экспертизе

1. Пуртов Л. П. и др. Элементы теории передачи данных. Каналы. Системы. Л., ВКАС, 1968, с. 143.