Декодирующее устройство

Декодирующее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 160276 (2l) 2324624/18-09 с. присоединением заявки Рй (23) Приоритет

Опубликовано 250279.Бюллетень РЙ 7

Дата опубликования описания 250279

Сеюз Сфветсиих

Сециаиистичесиих

Респубпии айте

4Ш1Д цщр щ (51) М. Кл.

Н 04 L 17/30

G F 11/10

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 621.394. .14 (088.8) (72) Авторы изобретения

В.В.Гулевский и Е.Г.Махорин

Pl) Заявитель (54) ДЕКОДИРУЮЦЕЕ УСТРОЙСТВО

Изобретение относится к радиосвязи и может использоваться в устройствах, исправляющих ошибки.

Известно декодирующее устройство, содержащее входной декодер, выходы 6 которого подключены соответственно к входам накопителя информационных слов и накопителя избыточных слов, а также два блока ключей и блок мажоритарной обработки11) ° 10

Однако данное устройство не обладает достаточной помехозащищенностью.

Цель изобретения - повышение помехозащищенности при декодировании.

Для этого в декодирующее устрой- 15 ство, содержащее входной декодер, выходы которого подключены соответственно к входам накопителя информационных слов-и накопителя избыточных слов, а также дВа блока ключей и блок 20 мажоритарной обработки, введены анализатор искаженных слов и сумматор, при этом выход входного декодера чеpcs анализатор искаженных слов подключен к входам первого и второго блоков ключей и к одному из входов блока мажоритарной обработки,к другому входу которого подключены выходы первого и второго блоков ключей через сумматор, а выходы блока мажоритарной обработки подключены соответственно к управляющему входу вхо:.: ного декодера и к соответствующему входу анализатора искаженных слов, другие выходы которого подключены соответственно к входам накопителя информационных слов и накопителя избыточных слов, причем накопитель информационных слов, накопитель избыточных слов объединены по одному из входов, а их выходы подключены к соо ветствующии входам первого и второг-. блоков ключей.

На чертеже изображена структурна: — . электрическая схема предложенного устройства.

Декодирующее устройствс- содержит входной декодер 1, выходы которого подключены соответственно к входам накопителя 2 информационных слов и накопителя 3 избыточных. слов, а также два блока ключей 4,5 и блок мажоритарной обработки 6,кроме того анализатор 7 искаженных слов и сумматор 8, при этом выход входного декодера 1 через анализатор 7 искаже: ных слов подключен к входам первого и второго блоков ключей 4,5 и к одному из входов блока мажоритарной обработки 6, к другому входу которого подключены выходы

649157 первого и второго блоков ключей 4, 5 через сумматор 8, а выходы блока мажоритарной обработки б подключены соответственно к управляющему входу входного декодера 1 и к соответствующему входу анализатора 7 искаженных слов, другие выходы которого подключены соответственно к входам накопителя 2 информационных слов и накопителя 3 избыточных слов, причем накопитель 2 информационных слов и накопитель 3 избыточных слов объединены по одному из входов, а их И) выходы подключены к соответствующим входам первого и второго блоков ключей 4, 5.

Декодирующее устройство работает следующим образом. 15

Информация с выхода дискретного канала связи поступает на входной декодер 1. Инофрмационные слова A . и ИМбыточн слова В3 с выходов входного декодера 1 поступают сост- Ю ветственно на входы накопителей 2 и

3 и запоминаются в них. Сигналы отметок ошибок, формируемые входным декодером 1 при приеме слов A. и В. с ошибками, обнаруживаемыми входным декодером 1, поступают на анализатор

7 и запоминаются в нем, После приема К - информационных

A. u R избыточных В. слов, образующйх линейный блок кода AB производится анализ правильности приема. слов, принятых входным декодером 1 кода A беэ обнаруженных ошибок. В этом случае иа выходе анализатора 7 формируется управляющий сигнал, который поступает на входы накопителей 2 и 3. После чего все Ь слов линейного блока с выходов накопителей 2 и 3 поступают на входы блоков ключей 4, 5, Одновременно с этим на другие входы блоков ключей 4, 5 поступают с анализатора 7

40 управляющие сигналы в виде N -разрядных комбинаций, В резуль-.ате на выходах блоков ключей 4, 5 формируются слова А; и В, которые поступают на входы сумматора 45

8. Результирующий сигнал с выхода сумматора 8 поступает на вход анализатора 7, который определяет наличие единиц в П вЂ” разрядных результируюА щих комбинациях. Если в результате яО проверок все результирующие и А -раз-. рядные комбинации не содержат единиц, то это указывает на то, что в словах, принятых входным декодером 1, не содержится ошибок, которые не были обнаружены этим входным декодером 1, В случаях, если в результирующих комбинациях содержатся единицы, это указывает на наличие необнаруженных входным декодером 1 ошибок в словах кода A. В этом случае, если возможно, производится попытка локализовать искаженное слово или слова для их дальнейшего исправления, Если это невозможно, то исправление ошибок в искаженном слове или словах проиэво- бб дится на дальнейших этапах декодирования.

Если число искаженных слов в линейном блоке меньше или равно К + 1, то производится исправление этих слов методами решения линейных уравнений. В этом случае возможно полное или частичное исправление искаженных слов.

В этом случае в начале с анализатора 7 на входы накопителей 2 и 3 поступают управляющие сигналы. После чего все,N слов считываются с этих накопителей 2, 3 и поступают на sxoды блоков ключей 4, 5, на другие входы которых поступают N - -разрядные комбинации, каждая иэ которых содержит по (Д-1) единиц. В результате на выходе сумматора 8 формируется исправленное пА — разрядное слово кода A. Одновременно с этим с анализатора 7 на входы накопителей 2 или 3 поступают сигналы, указывающие адрес, по которому записывается исправленное слово. Исправленное слово с выхода сумматора

8 через анализатор 7 поступает на входы накопителя 2 или 3.

В случаях частичного исправления искаженных слов или, когда число искаженных слов в линейном блоке больше или равно К + 2, исправление производится методами мажоритарного декодирования с выборкой по большинству.

В начале с выхода анализатора 7 на входы накопителей 2 и 3 поступает управляющий сигнал, rio которому все слова с этих накопителей 2, 3 поступают на входы блоков ключей 4,5. На другие входы этих блоков ключей 4, 5 поступают И - разрядные комбинации, каждая иэ которых содержит {Д-1) единиц. Позиции единиц в этих комбинациях соответствуют словам А; и В . В результате на выходах блоков ключей

4, 5 формируется (Д-1) слов, поступающих на входы сумматора 8.

B результате на выходе сумматора 8 формируются слова, которые поступают на вход блока мажоритарной обработки и запоминаются в нем. Одновременно с записью 3-го и последующих слов в мажоритарной обработке блок б формирует слово, полученное методом мажоритарного декодирования с выборкой по большинству. Это слово поступает на входной декодер 1 и проверяет,я на наличие обнаруженных ошибок, сигналы о которых поступают в анализатор 7. B случае отсутствия ошибок в этом слове формируется адрес, по которому записывается данное слово в накопитель 2 или 3..

B случае, если при мажоритарном декодировании не проис одит исправление слов, на выходе блока мажоритарной обработки б формируется сигнал, который поступает на вход анализатора 7. После чего анализатор 7

649157 работает в режиме исправления и каженных символов в словах кода A.

В этом случае в начале с анализатора 7 на входы накопителей 2 и 3 поступают управляющие сигналы, обеспечивающие считывание слов с накопителей 2 и 3. После чего все И слов с 5 выходов накопителей 2 и 3 поступают одновременно на первые входы блоков ключей 4, 5, на вторые входы которых поступают N — разрядные комбинации с выхода анализатора 7. Эти комбина- р ции содержат одну единицу и (N-1} нуль.

На выходах блока ключей 4, 5 соответственно формируются комбинации

A A„, В„ -B> . Эти комбинации через сумматор 8 и блок мажоритарной обработки 6 поступают на вход входного декодера 1, который производит исправление ошибок в этих словах. Исправленные слова поступают на входы накопителя 2 или 3 и записываются в них. Одновременно с этим на входы накопителя 2 или 3 поступают адреса, по которым записываются эти слова.

После исправления ошибок во всех

А4 и В> искаженных словах кода A

Я5 производится проверка правильности исправления ошибок описанным выше методом. Если в результате проверок установлено, что в линейном блоке содержатся сочетания искаженных слов, ЗО которые не могут быть исправлены описанными выше методами, то на выходе анализатора 7 формируется сигнал отказа от декодирования.

Если.в результате проверок установлено, что ошибок не обнаружено, производится выдача информационных

Предложенное устройство позволяет повысить помехозащищенность и достоверность при декодировании. формула изобретения

Декодирующее устройство, содержащее входной декодер, выходы которого подключены соответственно к входам накопителя информационных слов и накопителя избыточных слов, а также два блока ключей и блок мажоритарной обработки, о т л и ч а ю щ е е с я тем, что, с целью повышения,помехозащищенности при декодировании, введены анализатор искаженных слов и суьаитЬр, при этом выхог. входного декодера через анализатор искаженных слов подключен к входам первого и второго блоков ключей и к одному из входов блока мажоритарной обработки, к другому входу которого подключены выходы первого и второго блоков ключей через сумматор, а выходы блока мажоритарной обработки подключены соответственно к управляющему входу входного декодера и к соответствующему входу анализатора искаженных слов, другие выходы которого подклюнены соответственно к входам накопителя информационных слов и накопителя избыточных слов, причем накопитель информационных слов и накопитель избыточных слов объединены по одному из входов, а их выходы подключены к соответствующим входам первого и второго блоков ключей, Источники информации, принятые во внимание при экспертизе

1. Юргенсон Р.И. Помехоустойчивость цифровых систем и:редачи телемеханической информации.Л., Энергия, 1971, с.186-190.

ЦНИИПИ Заказ 591/55

Тираж 774 Подписное

Филиал ППП Патент, г.ужгород,ул.Проектная,4