Блок для защиты стабилизированного источника питания постоянного напряжения

Блок для защиты стабилизированного источника питания постоянного напряжения

Иллюстрации

Показать все

Реферат

 

и .Я 4

1:рв" - «:.-"

O П И =--C-А-Н И Е

ИЗОБРЕТЕН ИЯ (@ 651328

Союз Советских

Социалистимесюа

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

/ г (61) Дополнительное к авт. свид-ву (22) Заявлено 25.12.74(21) 2089886/24-07 (51) М. Кл. с присоединением заявки № (23) Приоритет

< 05 Р 1/58

Н 02 Н 7/10

Гасударстввииый иаиитвт

СССР оо делам изаорвтвний и открытий (53) УДК 621.316. . 722. i (08 8. 8) Опубликовано 05. 03.79.Бюллетень № 9

Дата опубликования описания 08. 03. 79 (72) Автор изобретения

В. Н. Скачко (71) Заявитель (54) БЛОК ДЛЯ ЗАЩИТЫ СТАБИЛИЗИРОВАННОГО

ИСТОЧНИКА ПИТАНИЯ ПОСТОЯННОГО

НА ПРИКЕ НИ Я

Изобретение относится . к стабилизированным устройствам электропитания радиоэлектронной аппаратуры, в частности к устройствам защиты стабилизаторов напряжения.

Известны устройства защиты по максимальному и минимальному пределам контролируемого напряжения, использующие схемы сравнения на транзисторах и формирующие сигнал отключения стабилизатора в случае отклонения его выходного напряжения за заданные пределы.

Наиболее близким по своей технической сущности к предлагаемому изобретению является блок для защиты стабилизированного источника питания постоянного напряжения, содержащий канал по максимальному пределу контролируемого напряжения состоящий из сравнивающего транзистора, база которого связана с выводом, подключаемым к выходу стабилизированного источника питания, второго и третьеГо, соединенных последовательно со сравнивающим транзистором и между собой транзисторов, канал по минимальному пределу контролируемого напряжения с реле задержки, источник опорного напряжения с резистивным

2 делителем, соединенным с переходом эмиттер-база сравнивающего транзистора, выходной каскад, обеспечивающий выключение стабилизированного источника питания, и источник собственного питания.

Три указанных транзистора этого устройs ства образуют усилитель постоянного тока, к которому подключена схема с двумя устойчивыми состояниями (триггер), связанная через выходной каскад с цепями выключения стабилизированного источника питания.

1О

В этом устройстве сравнивающий транзистор реагирует на отклонение контролируемого напряжения за допустимые пределы, а два другие запускают схему с двумя устойчивыми состояниями, благодаря чему обеспечивается через выходной каскад воздействие на стабилизированный источник питания, приводящее к его выключению.

Существенными недостатками рассмотренного устройства являются невысокая точность порогов срабатывания и недостаточное быстродействие.

Невысокая точность порогов срабатывания защиты объясняется нестабильностью коэффициента усиления и дрейфом «нуля» усилителя постоянного тока, работающего

3 в линейном режиме. И хотя введенная в этот усилитель постоянного тока отрицательная обратная связь повышает стабильность коэффициента усиления, ее нельзя сделать достаточно большой, так как при этом соответственно понижается чувствительность защиты.

Недостаточное быстродействие рассмотренного устройства обусловлено тем, что регенеративный процесс происходит только в схеме с двумя устойчивыми состояниями и не распространяется на усилитель постоянного тока.

Целью изобретения является повышение точности защиты и ее быстродействия.

Цель достигается тем, что в блоке для защиты стабилизированного источника питания, содержащем канал по максимальному пределу контролируемого напряжения, состоящий из сравнивающего транзистора, база которого связана с выводом, подключае мым к выходу стабилизированного источника питания, второго и третьего транзисторов, соединенных последовательно между собой и со сравнивающим транзистором, канал по минимальному пределу контролируеМого напряжения с реле задержки, источник опорного напряжения с резистивным делителем, соединенным с переходом эмиттер-база сравнивающего транзистора, выходной каскад, обеспечивающий выключение стабилизированного источника питания, и источник собственного питания, база сравнивающего транзистора непосредственно соединена с выводом, подключаемым к выходу стабилизированного источника питания, коллектор третьего транзистора указанного канала связан с выходом источника опорного напряжения, эмиттер сравнивающего транзистора соединен с цепью эмиттера первого дополнительного введенного транзистора, включенного по схеме эмиттерного повторителя, к эмиттеру которого подключен дополнительно введенный резистивный делитель, а к цепи базы — выход резистивного делителя опорного напряжения, причем тип про водимости сравнивающего и третьего транзисторов указанного канала противоположен типу проводимости второго транзистора этого канала, а между базами сравнивающего транзистора и первого дополнительно введенного транзистора включен в проводящем направлении диод, указанный канал минимального предела выполнен на втором и третьем дополнительно введенных транзисторах разного типа проводимости, эмит тер одного из которых через реле задержки подключен к базе сравнивающего транзистора, базовая цепь — к выходу указанного дополнительно введенного резистивноro делителя и цепи коллектора другого транзистора, а коллектор связан с базовой цепью второго транзистора, при этом коллекторы сравнивающего и третьего дополнительного транзистора через дополнительно введенную

51328

5

IO

IS

50

4 схему ИЛИ на двух диодах соединены с входом выходного каскада.

При этом выходной каскад может быть выполнен на транзисторе, включенном по схеме эмиттерного повторителя, в цепь эмиттера которого последовательно включены све. тодиод оптрона и резистор, причем фотоприемник оптрона соединен с выходом выходного каскада.

На чертеже представлена электрическая схема блока для защиты стабилизированного источника питания.

Блок содержит канал 1 по максимальному пре1(елу контролируемого напряжения, состоящий из сравнивающего транзистора 2, база которого непосредственно соединена с выводом, подключаемым к выходу стабилизированного источника питания, второго и третьего транзисторов 3 и 4, соединенных пос ледовательно через резистор 5 между собой и через резистор 6 с коллектором транзистора 2, причем коллектор транзистора 4 соединен с выходом источника 7 опорного напряжения, образованного последовательно соединенными резистором 8 и стабилитроном

9, эмиттер сравнивающего транзистора 2 сое динен с эмиттером первого дополнительно введенного транзистора 10, включенного по схеме эмиттерного повторителя, к эмиттеру которого подсоединен дополнительно введенный резистивный делитель 11, составленный из резисторов 12 — 14, а к цепи базы — выход резистивного делителя 15 опорного напряжения, образованного резисторами 16—

18 и подключенного к выходу источника 7 опорного напряжения, диод 19, включенный между базами сравнивающего транзистора

2 и первого дополнительно введенного-транзистора 10 и канала 20 по минимальному пределу контролируемого напряжения. Канал 20 по минимальному пределу контролируемого напряжения содержит реле 21 задержки, второй и третий дополнительно введенные транзисторы 22 и 23, эмиттер транзистора 22 через реле 21 задержки подключен к базе сравнивающего транзистора 2, а база транзистора 22 через резисторы 24 и 25 соединены соответственно с выходом резистивного делителя 11 и коллектором транзистора 23. Коллектор транзистора 22 через резистор 26 соединен с базой транзистора 23. Коллекторы транзисторов 2 и 22 через схему ИЛИ 27, собранную на диодах28 и 29, подключены к входу выходного каскада 30, выполненного на транзисторе 31, включенном па схеме эмиттерного повторителя, в цепь эмиттера которого последовательно включены светодиод оптронного тиристора 32 и резистор 33, причем фототиристор оптрона соединен с выходом выходного каскада 30. Диод 29 схемы ИЛИ 27 подключен к транзистору 22 канала минимального предела через резистор 34. Коллекторы транзисторов 2 и 22 через резисторы

35 и 36 нагрузки подключены к источнику

651328

37 собственного питания. Резистором нагрузки схемы ИЛИ 27 является резистор 38.

Оба эмиттера транзисторов 3 и 23 и эмиттер транзистора 4 соединены с выходными цепями источника 37 соответственно через диоды

39 и 40. Между базой транзистора 4 и выводом диода 40, противоположным тому, который соединен с эмиттером транзистора 4, включен резистор 41.

В спокойном состоянии транзисторы 2 и 22 закрыты за счет разности величины напряжения контролируемого стабилизированного источника питания и пороговых напряжений соответственно по максимальному и минимальному пределам, из которых первое снимается со всей нагрузки (резисторы

12 — 14 делителя 11) эмиттерного повторителя на транзисторе 10, а другое с движка переменного резистора 13. Закрыты также и остальные транзисторы каналов максимального и минимального пределов: транзисторы

3 и 23 закрыты из-за того, что нет падения напряжения на резисторах 35 и 36 нагрузки, и в их эмиттерных цепях включен диод 39 создающий нелинейную обратную связь по току за счет нелинейности внутреннего сопротивления диода, которое велико при малых токах и сравнительно мало на рабочем токе транзистора 3 или 23, а транзистор 4 закрыт из-за отсутствия тока через транзистор 3 и наличия в цепи его эмиттера и базы диода 40 и резистора 41.

Уровни пороговых напряжений определяются величиной напряжения стабилитрона 9, коэффициентом деления делителя 15, коэффициентом передачи эмиттерного повторителя, собранного на транзисторе 10 и величиной участка отсутствия базового тока на входной характеристике транзистора 2, а уровень порогового напряжения по минимальному пределу определяется коэффициентами деления делителей 11 и 15, коэффициентом передачи транзистора 10 и величиной участка отсутствия базового тока на входной характеристике транзистора 22.

Если вследствие неисправности в контролируемом источнике напряжение на базе сравнивающего транзистора 2 превысит напряжение по максимальному пределу, транзистор 2 открывается. Появляется падение напряжения на резисторе 35, которое прикладывается через резистор 6 и диод 39 к переходу база-эмиттер транзистора 3. Когда падение напряжения на резисторе 35 превысит сумму падения напряжения на ди-. оде 39 и величины напряжения перехода база-эмиттер транзистора 3 соответствующего участку отсутствия базового тока на его входной характеристике, транзистор 3 также отпирается и через диод 39, открытый транзистор 3 и резистор 5 на базу транзистора 4 начинает поступать ток, приводящий его в состояние проводимости., Теперь этот транзистор начинает подшунтировывать стабилитрон 9. Ток балластного резистора 8

В случае понижения напряжения контролируемого стабилизированного источника питания ниже порога по минимальному пределу, как и в канале максимального предела, появляется коллекторный ток транзистора 23, который, протекая через резистор 25 на базу транзистора 22, также вызывает лавинообразный регенеративный процесс канала минимального предела. Напряжение с резистора 36 через резистор 34 поступает на схему ИЛИ 27, что обеспечивает защиту по нижнему пределу. Наличие резистора 34 позволяет сохранить равенство величин тока светодиода оптрона как при работе канала максимального предела, так и минимального предела.

Из рассмотренного принципа работы блока для защиты стабилизированного источника питания видно, что точность порогов его срабатывания повышена за счет уменьшения области линейного режима усиления транзисторов обоих каналов, а быстродействие — за счет полного охвата каналов регенеративным процессом. идет уже не только через стабилитрон, но и через цепочку: транзистор 4, диод 40. И когда ток стабилитрона 9 становится меньше тока стабилизации, выходное напряжение делителя 15 будет уменьшаться, а следовательно, начнет уменьшаться и пороговое напряжение. Вследствие этого ток транзистора 2, а значит, и транзисторов 3 и 4 увеличится, что приведет к еще большему понижению порогового напряжения. Этот про1 цесс носит, таким образом, лавинообразный регенеративный характер, охватывающий весь канал максимального предела, В ходе этого процесса схема практически мгновенно переходит во второе устойчивое сос тояние, при котором транзисторы 2 — 4 находятся в состоянии максимальной проводимости, а опорное напряжение отсутствует из-за закорачивания выхода источника 7 опорного напряжения транзистором 4 и диодом 40. Чтобы избежать излишнего превышения базового тока транзистора 2 при увеличении напряжения стабилизированного источника питания, которое может превысить номинальную величину в 1,5 — 2 раза, в канале максимального предела используется диод 19, который способствует выравниванию напряжений баз транзисторов 2 и 10 и, таким образом, ограничению базового тока транзистора 2.

Напряжение с резистора 35 через диод

28 схемы ИЛИ 27, выделяясь на резисторе

30 38, прикладывается к базе транзистора 31 выходного каскада 30, в результате чего срабатывает тиристор 32 оптрона. Последний, будучи подключен к схеме стабилизированного источника питания в тех точках, 35 подключение к которым позволяет прекратить работу стабилизатора, обеспечивает отключение источника. тельно введенный резистивный делитель, а к цепи базы — выход резистивного делителя опорного напряжения, причем тип проводимости сравнивающего и третьего транзисторов указанного канала противоположен типу проводимости второго транзистора этого канала, а между базами сравнивающего транзистора и первого дополнительно введенного транзистора включен в проводящем направлении диод, указанный канал минимального предела выполнен на втором и третьем дополнительно введенных транзисторах разного типа проводимости, эмиттер одного из которых через реле задержки подключен к базе сравнивающего транзистора, базовая цепь — к выходу указанного дополнительно введенного резистивного делителя и к цепи коллектора другого транзистора, а коллектор связан с базовой цепью второго транзистора, при этом- коллекторы сравнивающего и третьего дополнительного транзистора через дополнительно введенную схему ИЛИ на двух диодах связаны с входом выходного каскада.

2. Блок по п. 1, отличающийся тем, что выходной каскад выполнен на транзисторе, включенном по схеме эмиттерного повторителя, в цепь эмиттера которого последовательно включены светодиод оптрона и резистор, причем фотоприемник оптрона соединен с выходом выходного каскада.

4

° .

-с . ; - "-: .-" " й,- 1.", :;,Я1328 (- ... ", «асс».. 1

Формула аифрйтф рА

Блок для защиты с аби оЬанноге ис- точника питания постоянного напряжения, . содержащий канал по максимальному пределу контролируемого напряжения, состоящий из сравнивающего транзистора, база которого связана с выводом, подключаемым к выходу стабилизированного источника питания, второго и третьего транзисторов, соединенных последовательно между собой и со сравнивающим транзистором, канал по минимальному пределу контролируемого напряжения с реле задержки, источник опорного напряжения с резистивным делителем, соединенным с переходом эмиттер-база сравнивающего транзистора, выходной каскад, 15 обеспечивающий выключение стабилизированного источника питания, и источник собственного питания, отличающийся тем, что, с целью повышения точности защиты и ее быстродействия, база сравнивающего транзистора непосредственно соединена с выводом, подключаемым к выходу стабилизированного источника питания, коллектор тоетьего транзистора указанного канала соединен с выходом источника опорного напряжения, эмиттер сравнивающего транзистора соединен с цепью эмиттера первого дополнительного введенного транзистора, включенного по схеме эмиттерного повторителя, к эмиттеру которого подключен дополниРедактор А. Мурадян

Заказ 805/45

Составитель В. Круглова

Техред О. Луговая Корректор Н. Ковальчук

Тираж L014 Подписное

ЦНИИПИ Государственного комитета СССР по делам изОбретений и открьпий

I 13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4