Устройство для вычисления суммы п к-разрядных р-ичных чисел

Устройство для вычисления суммы п к-разрядных р-ичных чисел

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТВЛЬСТВУ

Союз Соввтенмх

Соцналметнцеовх ресаубпми

652559(61) Дополнительное к авт. саид-ву(22) Заявлено 08.07,76 (21) 238217 6/18-24 (5l) М, Кл.

6 06 F 7/385 с присоединением заявки №вЂ”

Гевударвтввкквб ккнкткт

СССР ю дккам ИЗФ6Ратэккй к еткрнтий (23) Приоритет—

Опублнковано15.03.79.Бюллетень № 10 (53) УДК681.325 (088.8) Дата опубликования описания 19.03.79

E. И. Брюхович (72) Автор изобретения

Ордена Ленина институт кибернетики АН Украинской ССР (T3) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММЫ И

К-РАЗРЯДНЫХ . Р-ИЧНЫХ ЧИСЕЛ

Изобретение относится к области вы-

l числительной техники и предназначено для сложения групп чисел в системах счисления е большими основаниями.

Известны устройства, в которых выполнение арифметических и логических S операций осушествляется дутем обраше. ния к матрице Щ. IA.

Эти устройства характеризуются боль шой сложностью управления и невозможностью одновременной обработки большого количества операндов.

Наиболее близким по технической суш» ности к изобретению является устройство для вычисления суммы и К-разрядных чисел, которое, в частности, может быть использовано для сложения чисел в P-ичной системе счисления. Это устройство содержит ф входных регистров, выходной регистр и сумматоры, входы сумматоров первой ступени подкщочены к выходам попарно взятых входных регистров, а входы сумматоров каждой поспедуюшей ступени подключены к выходам суммы по

2 парно взятых сумматоров предыдушей ступени (31.

Однако такое устройство обладает недостаточным быстродействие м ввиду того, что в каждом из сумматоров каждой ступени происходит последовательное распространение переноса от младших разрядов к старшим.

Целью изобретения является увеличеwe быстродействия.

Это достигается тем, что предлагаемое устройство для вычисления суммы

tl К-разрядных Р-ичных чисел, содержашее 0 входных регистров (й 4 Р+1), выходной регистр и P-ичные сумматоры, причем входы P-ичных сумматоров первой ступени подключены к выходам попарно взятых входных регистров, а входы

P-ичных сумматоров каждой последуюшей ступени подкшочены к выходам попарно взятых P-ичных сумматоров предыдущей ступени, включает в себя сумматоры по модулю P n P-ичный су р с распространением переноса, причем

)ьходы сумматоров по модулю Р каждой первой ступени подключены к выходам переносов взятых попарно Р-ичных сумматоров первой ступени, а входы сумматоров по модулю Р каждой последующей З ! ступени подключены . .к выходам Взятых попарно сумматоров по модулю P предыдущей ступени и выходам переносов . попарно взятых P-ичных сумматоров той же ступени, входы оконечного сумматора по модулю Р подключены к выходам сумматора но модулю Р последней ступени и выходам переноса P-ичного сумматора последней ступени, а выходы совместно с выходами суммы Р-нчного сумматора последней ступени подключены ко входам Р-ичного сумматора с распространением переноса, выходы которого подключены ко входам выходного рег истра.

Кроме того, каждый Р-ичный сумматор может содержать К однсфазрЩных

Р-ичных сумматоров, входы которых подключены к соответствующим входам

Р-ичного сумматора, а выходы суммы и переноса каждого одноразрядного Р-ичного сумматора подключены к соответствующим выходам суммы и переноса Р-ич ного сумматора.

На чертеже изображена структурная

36 схема описываемого устройства, содержащего И входных регистров 1 (где

--g4 P+3.), P-ичные сумматоры 2, сумматоры 3 по модулю Р, Р-йчный сумматор

4 с распространением переноса, выходной регистр 5.

С выходов регистров 1 снагаемые, каждый P-ичный разряд которых представлен в коде "3. из Р, поступают попарно на входы сумматоров 2 первой ступени, каждый, из которых содержит

k Одноразрядных Р-ичных сумматоров. На выходах атих одноразрядных Р-ичных сумматоров образуется сумма по модулю

Р данного разряда и перенос в соседний старший разряд. Выходы суммы попарно. взятых сумматоров 2 первой егупени подключены ко входам соответствующих разрядов сумматоров 2 второй ступени, на выходах которых также Образуют . ся сигналы суммы по модулю Р и переноса в соседний старший разряд. Выходы переноса попарно взятйх сумматоров

2 первой ступени подключены ко входам сумматоров 3 по модулю Г первой ступени, на выходах каждого из которых

Образуются сиГналы поразрядной су ммы по модупю Р. Выходы сумматоров 3 по модулю Р второй ступени подключены к выходам взятых попарно сумматоров 3 по модулю P первой ступени, к выходам переносов взятых попарно Р-ичных сумматоров 2 второй ступени, Иодключение Р-ичных сумматоров 2 и сумматоров 3 по модулю P поспедующих ступеней производятся аналогично описанному. Входи оконечно .го сумматора 3 по модулю Р подключены к выходам переноса Р-ичного суммато» ра 2 и сумматора 3 по модупю P последней ступени, а выходы его совмест но с выходами суммы Р-ичного сумматора 2 ноепедней ступени подключены ко входам Р-ичного сумматора с распространением переноса 4, выходы которого подключены ко входам регистра

5, на который поступает результат операции в коде "1 из Р .

Одноразрядные сумматоры, образующие Кразрядные Р-нчные сумматоры 2 для максимального повьпаения быстродействия, могут быть выпопнены по мат ричной схеме. Из таких же сумматоров образованы сумматоры 3 по модулю P с той лишь разницей, что они не образуют сигналов переноса и соседний старший разряд.

Повышение быстродействия в данном устройстве происходит за счет того, что в P-ичных сумматорах 2 не производится распространения сигнала переноса (за искпючением сумматора, на котором получается окончательный резупьтат), а сигналы переноса, образованные одновременно с сигналами сумм, сумми-, руются параллельно с помощью сумматоров 3 по модулю Р и лишь s конце ! операции суммируются: с некорректированным результатом на сумматоре 4 с рас, нространением переноса.

Формула изобретения

1. Устройство для вычиспения суммы

И К-разрядных P-ичнык чисел, содержащее а входных регистров (И<Р+1), выходной регистр и Р-ичные сумматоры, причем входы P-ичных сумматоров первой ступени подключены к выходам попарно взятых входных регистров, а входы Р-ичных сумматоров каждой последуюmea ступени подключены к выходам суммы попарно взятых Р-ичных сумматоров предыдущей ступени, о т н и ч а ю щ ее с я тем, что, с целью увеличения быстг 6525

Ф родействия, устройство содержит сумматоры по модулю Р и Р-ичный сумматор с распространением переноса, причем входы сумматоров по модулю Р первой ступени подключены к вйходам переносов 3 взятых попарно Р-ичных сумматоров первой ступени, а входы сумматоров по модулю Р каждой последующей ступени подключены к выходам взятых попарно сумма -" торов по модулю Р предыдущей ступени и вы- >й ходам переносов попарно взятых P-ичных сумматоров той же ступени, входы оконечнс гв сумматора по модулю Р подключены к вы ходам сумматора по модулю P последней стуйени и выходам переноса Р-ичного сумматора последней ступени, а выходы совместно с выходами суммы Р ичного сумматора последней ступени подключены к входам Р-ичного сумматора с распростИ ранением переноса, выходы которого подключены к входам Выходного регистра.

59

2. Устройство по п.1, о т л и ч а юш е е с я тем, что. каждый Р-ичный сумматор содержит К одноразрядных Р-ичных сумматоров, входы которых подключены к соответстнуюшим входам P-ичного сумматора, а выходы суммы и переноса каждого одноразрядного Р-ичного сумматора подключены к соответствующим выходам суммы и переноса P-ичного сумм&то

Ð&.

Источники информации, принятые во внимание при экспертизе

1. Патент США Ию 3584205, кл. 235-152, 1971. 2. Патент ФРГМ 2034841, 42 в 7/38, 197 3.

3. Акушский И. Я, и др. Машинная арифметика в остаточных классах. М., Сов. радио", 1968, с. 360, рис. 6.45.

Составитель В. Березкин

Редактор С. Хейфид Техред С. Мигай - Корректор Л. Небом в

Заказ 1062/46 Тираж 779 Подписное

ЦНИИ ПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4