Устройство для ортогонального преобразования сигналов

Устройство для ортогонального преобразования сигналов

Иллюстрации

Показать все

Реферат

 

1 1

653756

ОП ИСАНИЕ

ИЗОБРЕТЕЫ ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) дополнительное к авт, свил-ву (22) Заявлено04.10.76 (21} 2410519/18-09 (Я) М. Кл.

Н 043 1 1/00 с присоединением заявки ¹ —(23) Приоритет

Госудврственнвй хвмвтвт

СССР

llo делам хзабретвнкй и вткрь тлй

Опубликовано 25.03.79.Ьюллетень Л 11 (53) УДК 621.394, .6(088.8) Лата опубликования описания 28.03.79 (72) Автор изобретения

Ю. A. Хаскин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОРТОГОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ

СИГНАЛОВ

Изобретение относится к устройствам обработки информапии и может использоваться для обнаружения и фильтрации сигналов, а также для измерения нх парам етров.

Известно устройство для ортогонального преобразования сигналов, содержа.щее К выходных формирователей сигналов, каждый из которых состоит из последовательно соединенных элемента задержки и сумматора, другой вход и выход которого являются первым входом и первым выходом выходного формирователя сигналов, вторым входом и вторым выходом которого являются соответственно вход и выход элемента задержки (11.

Однако большое число элементов задержки и сумматоров усложняют такое устройство.

Uem» изобретения — упрощение устройства путем сокращения числа элементов задержки и сумматоров.

Для этого в устройство для ортогонального преобразования сигналов, сопержащее N выходиых формирователей сигналов, каждый из которых состоит из последовательно соединенных элемента задержки и сумматора, другой вход и выход которого являются первым входом

» и первым выходом выходного формирователя сигналов, вторым входом и вторым выходом которого являются соответственно вход и выход элемента задержки, введен блок предварительного суммиро1В вания, к каждому из я входов которого подключен второй выход соответствующего выходного формирователя сигналов, а выходные формирователи сигналов обьединены в группы по четыре выходных формирователя сигналов в каждой, при этом в каждой из групп выходных формирователей сигналов первые входы выходных формирователей сигналов сое-динены с соответствующим выходом блока предварительного суммирования, первые выходы первого и второго выходных формирователей сигналов подключены к вторым входам соответственно перво653756

11 11

l-1 1-1

1 1-1-1

1-1-1 1

1 1 11

1-1 1 — 1

1 1-1-1

l-1-1 1

- 8 8= W9,9 122

1-1-1 H 1 1-1 го и второго выходных ф рмирователей сигналов, а первые выходы третьего и четвертого выходных формирователей сигналов подключены к вторым входам соответственно четвертого и третьего . выходных формирователей сигналов, причем первые выходы выходных формирователей сигналов являются выходами, а (М + 1)-й вход блока предварительного суммирования — входом устройства, где К= 2", 0=2, 3, 4.

На фиг. 1 и 2 даны структурные электрические схемы соответственно выходного формирователя сигналов и устройства для ортогонального преобразования сигналов при.8=8; на фиг, 3структурная электрическая схема блока предварительного суммирования при Я=8.

Бля случая К=8 предлагаемое устройство содержит восемь выходных формирователей сигналов, каждый иэ которых состоит из последовательно соединенных элемента задержки 1 и сумматора 2, другой вход и выход которого являются первым входом 3 и первым выходом 4 . выходного формирователя сигналов, вторым входом 5 и вторым выходом 6 которого являются соответственно вход и выход элемента задержки 1. Кроме того, предлагаемое устройство содержит .блок 7 предварительного суммирования, к каждому из восьми входов которого подключен второй выход 6 соответствующего выходного формирователя сигналов, а выходные формирователи сигналов, объеОбозначим компоненты вектора Ч „„ через О „, где i=1. Й При умножении вектора%, на матрицу AN т. е. при выполненйи К ортогональйых преобразований образуется вектор выходных данных „, состоящйй иэ компонент где 1=1,N, причем какдая из компоt динены в группы по четыре выходных формирователя 8-11 сш налов в каждой.

При этом в каждой иэ групп выходных формирователей R-l l сигналов первые

5 входы 3 выходных формирователей 8-11 сигналов соединены с соответствующим выходом блока 7 предварительного суммирования, первые выходы 4 первого и второго выходных формирователей 8 и 9

<0 сигналов подключены к вторым входам 5 соответственно первого и второго выходных формирователей 8 и 9 сигналов,,а первые выходы 4 третьег и четвертого выходных формирователей 10 и 11 сигналов подключены к вторым входам 5 соответственно четвертого и третьего . выходных формирователей 11 и 10 сигналов..Причем первые выходы 4 выходных формирователей 8-11 сигналов являются выходами 12, а девятый вход блока 7 предварительного суммированиявходом 1 3 устройства.

Работа предлагаемого устройства поясняется с помощью алгоритма его функционирования. Выполнение ортогонального преобразования, соответствующего - и строке матрицы Уолша-Адамара, заключается в умножении вектора входных данных М размерности Я на матрицу .,коэффициентов Уолша-Адамара WN „,, раз1 мерности <""Й Матрица% „„образуется

1 путем кронекеровского умножения матри-Г4 11

35 msi I (1 а-1 на матрицу % (Й(2), (й!2)

Например: кент „- является результатом одного ортогонального преобразования.

Сигналы, поступая, последовательно один за другим, образуют компоненты вектора входных данных Ч . Обозначим период поступления сигналов д Пусть в какой-нибудь момент времени выполо

65375

25 ве 4 4

-2 Ц(4)+О (4+И) 55

У нено вычисление V „Ис) " q,„(1,)

I вектора выходных данных. В момент времени,+Ь1поступает новый входной сигнал. Принимая его, необходимо изменить вектор входных данных следующим образом: сместить все компоненты твк, чтобы „(Ф.с а =>; „(; отбросить комноненту N<(t l, на компоненте „(t, +ьС) присвоить значение вновь пришедшего сигнала.

Рассмотрим матрицу Ж, 4 . Компонен> ты вектора выходных данных Я + ) можно получить, используя значения компонент 3- (1,) по следуюшим формулам

15 у,<4+ и = ц1(4) — (4)+0 (

y«S0+at ) =-Ч, й,) и„й.) + 1 (to+ И )

3)

gy(<0+6<) = УЧ((0) Ц(10)+ 1 Но+ И)

У бо+ )=-Уз(4) Ц(У+ (4+ М) Из приведенного выше правила построения матрицы Уолша-Адамара (2) видно, что матрица A <состоит из блоков, I представляющих матрицу, вида

Поэтому для преобразования W8 s мож1 но записать уравнения, используя (3) У1(4+У)= У1 Ы В(4)+Т,(4+ )

9 Ио+ )= У до} а(> ((о +В )

ЧБ 00+ }= 95(4)+ (о)2 o„(о) + Рфо+Ю

ЧБ 60+Ю= ЧБ Vo) + >(4)

-» И,)+у(@+ad)

У7 (4 ) V< (4)+a ((О)

-2 О, (10)+(У (Фо+ И) УБ (4h )=y> (0) 1 Б(0) Для К= 16, 32, 64... выражения, аналогичные формулам (3) и (4)> получаются по индукции. Иэ формул (3) и ) (4) видно, что для вычисления ;(t,+Ь1) необходимо хранить в памяти sz (Сс) и ; (, 1 . Твк, для N=4, необходимо

4v+ (o) для ) 8 +4(o) и В (<î) для 16 1 (î) Q <<0) 12 (с) lй { О)

Однако из свойств матрицы УолшаАдамара известно, что она обладает

"обратимостью", т. е.

«VN* "„(Y„N „) (Г1!

В частности, для К=4 имеем

tP {t )"-(Ч1 + о1 Z(a,(о) а 1 о 2 о Ъ о

Ч4йо) /4 (б J.

Для -8 получаем

QqЫ=(У1(о) Уг Ио) Ь (о)+V Ио)+5 Ло}Й (0} Ц7(0) Уд ((О)) I (» о Ф (о) У (0}

V3 (4)+УМ (4)-У5 (4}+Уб(4)+Ч1 Ю

-Ув(42)!ь È) Таким образом, алгоритм выполнения ортогонального преобразования при К=8 заключается s выполнении сперва вычислений по формулам (7) и (8), а затем по формулам (4).

В целом, при любом К, для полного вычисления компонент вектора ((т,о+gg) необходимо вычислить К/4- компонент вектора V (tz), а затем испольэовать их и компоненты вектора (Я ) для получения вектора fg (Яс+йОпо формулам, аналогичным (4).

Предлагаемое устройство при N =8 работает следующим образом.

На 1-й — 8-й входы блока 7 предварительного суммирования, построенного на сумматорах 14 — 23 (см. фиг. 3), аналогичных сумматорам 2, поступают с вторых выходов 6 выходных формирователей 8-11 сигналов хранимые в элементах задержки 1 значения ранее вычисленных компонент вектора

На выходах сумматоров 14 - 17 образуются сигналы в соответствии с уравнениями

653756

Z„= „(<)- (e) Z, = Ct) (с), Х ---Ъ (< ) 1,, (о) ф = Ч ь И ) + Q (4 )

На выходе сумматора 18 образуется сигнал в соответствии с уравнением

25= 2„+2,, а на выходе сумматора 19 - сигнал в соответствии с уравнением, 30 х =е — z

На выходе сумматора 20 образуется сигнал в соответствии с уравнением

15 .8 5 б а на выходе сумматора 21 - сигнал в соответствии с уравнением - - д . =- z — з z.

При поступлении на девятый вход блока 7 предварительного суммирования, являющийся входом 13 устройства, очередного сигнала, соответствующего 7У (+ +д+), на выходах сумматоров 22 и 23 образу25 ются сигналы в соответствии с уравнениями

=-Q (+.)+ У„(6+ +);

=e — Ze (Ь ) 1 „ („+Ь ) о

Вычисленные значения 2 и 2<с выхо7 дов сумматоров 22 и 23, являющихся выходами блока 7 предварительного суммирования, поступают на первые входы 3

3$ выходных формирователей 8-11 cIA Hàëîà соответствующих групп, в которых осуществляется окончательное вычисление компонент преобразованного вектора (о ) ð(+î ° ° Е 8(+О+ +) согласно формулам (4). Вычисленные значения, поступают на выходы 12 устройства для ортогонального преобразования сигналов в качестве результата восьми 4> одновременно выполненных ортогональных преобразований последовательности принятых сигналов, и кроме этого, запоминаются на период следования входных, сигналов в элементах задержки 1 выходных формирователей 8-11 сигналов. Далее описанный цикл вычислений повторяется.

В предлагаемом устройстве для ортогонального преобразования сигналов требуется только N элементов задержки, в то время как в известном устройстве их требуется NKog

Ь

+ —,EOg N,в то время как в известном устройстве число двухвходовых сумматоров равно N og g .

Таким образом, предлагаемое устройство позволяет уменьшить число используемых элементов задержки и сумматоров.

Формула изобретения

Устройство для ортогонального преобразования сигналов, содержащее Я выходных формирователей сигналов, кажДый из которых состоит из последовательно соединенных элемента задержки и сумматора, другой вход и выход которого являются первым входом и первым выходом выходного формирователя сигналов, вторым .входом. и вторым выходом которого являются соответственно вход и выход элемента задержки, о т л и ч а ю щ е е— с я тем, что, с целью упрощения устройства путем сокращения числа элементов задержки и сумматоров,, введен блок предварительного суммирования, к каждо- . му из N входов которого подключен второй выход соответствующего выходного формирователя сигналов, а выходные формирователи сигналов объединены в группы по четыре выходных формирователя

4 сигналов в каждой, при этом в каждой из групп выходных формирователей сигналов первые входы выходных формирователей сигналов соединены с соответl ствую дим выходом блока предварительного суммирования, первые выходы первого и второго выходных формирователей сигналов подключены к вторым входам соответственно первого и второго выходных формирователей сигналов, а первые выходы третьего и четвертого выходных формирователей сигналов подключены к вторым входам соответственно четвертого и третьего выходных формирователей сигналов, причем первые выходы выходных формирователей сигналов являются выходами, а (Й+ 1)-й вход блока предварительного суммйрования - входом устройства, где И=2, И=2, 3, 4. источники информации, принятые во внимание при экспертизе

1. Патент C11IA No. 3792355, кл. 325-4., 1974.

Составитель В. Старостин

Редактор Л. Гребенникова Техред Н. Бабурка Корректор С. Шекмар Заказ 1312/43 Тираж 774 Подписное

ПНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4