Цифровая электронная вычислительная машина последовательного действия

Цифровая электронная вычислительная машина последовательного действия

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (»)654948

Союз Советсиик

Социалистических республик

ВНТб

ФЗМ 3 ИВ (61) Дополнительное к авт. свид-ву 532295 (22) Заявлено 15.03.76 (21) 2327011/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.03.79. Бюллетень № 12 (45) Дата опубликования описания 30.03.79 (51) М. К„.

G 06F 15/00

Государственный комитет (53) УДК 681.325 (088.8) по делам изобретений н открытий (72) Авторы изобретения

Ю. М. Польский, В. H. Захаров, Н. T. Голец, Ю. В. Таякин, Г. П. Липовецкий, А. Д. Хоменко и В. В. Проценко (71) Заявитель (54) ЦИФРОВАЯ ЭЛЕКТРОННАЯ ВЫЧИСЛИТЕЛЬНАЯ

МАШИНА ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ

Изобретение относится к области вычислительной техники.

По основному авт. св. № 532295 известна цифровая электронная вычислительная машина последовательного действия, содержащая сумматор, ключи, четыре регистра, блок памяти команд, блок памяти адресов м икрокоманд, блок памяти микрокоманд, две группы коммутаторов, матрицу микрокоманд, управляемый синхронизатор, три делителя частоты в управляемом синхронизаторе, блок формирования управляющих сигналов, счетчик адреса команд, блок управления счетчиком адреса, дешифраторы адресов м икрокоманд, адресов команд, кода адреса.

Целью изобретения является расширение функциональных возможностей вычислительной машины путем организации операций десятичной арифметики.

Поставленная задача достигается тем, что в нее введены дополнительные элементы И и два элемента ИЛИ, причем первые входы первого, второго и третьего дополнительных элементов И соединены с соответствующими выходами блока памяти микрокоманд, первые и вторые входы первого и второго элементов ИЛИ соединены с соответствующими выходами первого делителя частоты, выходы первого и второго элементов ИЛИ соединены соответственно со вторым входом первого дополнительного элемента И и первым входом четвертого дополнительного элемента И, второй вход и выход которого соединены соответственно со вторым выходом триггера переноса и вторым входом второго дополнительного элемента И, выход которого соединен с первым входом сумматора, второй вход и выход третьего дополнительного элемента И соединены соответственно с выходом первого делителя частоты и третьим входом сумматора.

На чертеже изображена структурная электрическая схема предлагаемой вьгчислительной машины. Она включает генератор 1 тактовых сигналов, делители частоты

2 — 4, устройство 5 управления синхросигналами, блок 6 памяти микрокоманд, де1шифратор 7 адресов микрокоманд, коммутаторы 8, блок 9 памяти адресов микрокоманд, дешифратор 10 кода адреса синхропрограммы, коммутаторы 11, блок 12 памяти команд, дешифратор 13 адресов команд, счетчик 14 адреса команд, устройство 15 упр авления счетчиком адреса команд, регистры 16 — 19 сдвига, элементы

И 19 — 26, сумматор 27, регистр 28 сдвига, элемент И 29, триггер 30 переноса, элемент И 31, первый п второй входы 32 и 33

654948

3 машины, выход 34 машины, выход 35 генератора тактовых сигналов, выходы 36—

" 38 делителей частоты, элементы ИЛИ 39, 40, ойолнийльные элементы И 41 — 44. Работает- электронная вычислительная фф54ффу лед чщцим образом. Необходимые Коды фбрмиру ются подачей соответствующих комбинаций сигналов делителя 2 на входы сумматора 27, поскольку коэффициент деления делителя 2 равен длине ячейки слова. В случае обработки двоично-десятичных слов коэффициент деления делителя 2 и соответственно длина ячейки слова равны четырем. На вход элемента

ИЛИ 39 поступают сигналы с выходов Зб делителя 2, соответствующие весовым характеристикам «2» и «4». Сигнал с выхода элемента ИЛИ 39 соответствует коду «6», и при наличии разре:шающего сигнала на управляющем входе элемента И 41 с блока 6 памяти микрокоманд поступает на второй вход сумматора 27. На вход элемента ИЛИ 40 поступают сигналы с выходов Зб делителя 2, соответствующие весовым характеристикам с<2»,и «8». Сигнал с выхода элемента ИЛИ

40 посту пает на вход элемента И 44, на другой вход которого поступает сигнал с инверсного выхода триггера переноса 30.

Сигнал с выхода элемента И 44 при наличии разрешающего сигнала с инверсного выхода триггера 30 соответствует коду

«10», а при отсутствии разрешающего сигнала соответствует коду «О». Код «10» поступает на первый вход сумматора 27 при наличии на управляющем входе элемента И 42 разрешающего сигнала с блока б памяти микрокоманд. Сигнал с выхода 36 с первого разряда делителя 2 соответствует весовой характеристике «1» и при наличии разрешающего сигнала на управляющем входе элемента И 43 соответствует коду «1» и поступает на третий вход сумматора 27.

Коды «6» и «10» служат для коррекции результата при двоично-десятичном сложении, а коды «6» и «1» — для проведения операции анализа.

Выполнение операций десятичной арифметики и формирование констант, а именно набор кодов «6», «10», «1» при данной структуре вычислительной машины реализуется при минимальных аппаратурных за10 тратах и позволяет выполнять над десятичными числами о перации типа сложения, а также проведение различного рода анализов этих чисел и их отдельных разрядов.

Формула изобретения

Цифровая электронная вычислительная машина последовательного действия по

2О авт. св. № 532295, отличающаяся тем, что, с целью расширения функциональных возможностей за счет организации операций десятичной арифметики, в нее введены дополнительные элементы И и два элемен25 та ИЛИ, причем первые входы первого, второго и третьего дополнительных элементов И соединены с соответствующими выходами блока памяти микрокоманд, первые и вторые входы первого и второго эле-, 30 ментов ИЛИ соединены с соответствующими выходами первого делителя частоты, выходы первого и второго элементов ИЛИ соединены соответственно с вторым входом первого дополнительного элемента И и пер35 вым входом четвертого дополнительного элемента И, второй вход и выход которого соединены соответственно с вторым выходом триггера переноса и вторым входом второго дополнительного элемента И, вы4о ход которого соединен с первым входом сумматора, второй вход и выход третьего дополнительного элемента И соединены соответственно с выходом первого делителя частоты и третьим входом сумматора, 654948

Составитель И. Хазова

Корректоры: Л. Брахнина и О. Тюрина

Редактор E. Дайч

Техред А. Камышникова

Типография, пр. Сапунова, 2

Заказ 307/16 Изд. М 241 Тираж 779 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5