Устройство для определения временного шага дискретизации случайного сигнала

Патент 656047

Авторы

Иллюстрации

Показать все

Реферат

Союз Сюветскнк

Сааралистиикпик

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1ц QQQ()g 7 (61) Дополнительное к авт. свид-ву (22} Заявлено 180477 (21) 2477426/18-24 (53) М. Кл.

G 06 G 7/52

Н 03 К 13/17 с присоединением заявки,Ъ

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 05.0479.Бюллетень ¹ 13 (53) УДК 681. 3 (088.8) Дата опубликования описания 070 479

P2) Авторы изобретения

Г.Г.Живилов и 3.Ï.Tèõoíoâ (73) Заявитель (5 4 ) УСТРОЙСТВ О ДЛЯ ОПРЕДЕЛЕНИЯ ВРЕМЕННОГО ШАГА

ДИСКРЕТИЗАЦИИ СЛУЧАЙНОГО СИГНАЛА

Изобретение относится к области вычислительной техники для измерения вероятностных характеристик случайных сигналов и предназначено для определения временного шага выробки сигнала при измерении ординат функции и плотности распределения, математического ожидания, моментов высших порядков.

Известно устройство, в котором для повышения точности измерения нормированной корреляционной функции входного случайного сигнала сохраняется относительная ошибка восстановления. Устройство содержит сравнивающее устройство, устройство управления, логическое устройство, счетчик, реверсивный счетчик, цицеро-аналоговый преобразователь, состоящий из регистра памяти, двух разнополярных источников образцовых напряжений, измерительных ключей и дискретного делителя, источник дополнительных образцовых напряжений, состоящий из дискретного делителя, дополнительных измерительных ключей и двух резкополярных источников образцовых наПряжений, масштабирующего делителя и схем совпадений (1).

Недостатком этого устройства является сложность схемного решения, в частности наличие двух цифро-аналоговых преобразователей с управлением.

Наиболее близким техническим решением к предлагаемому являетс я устройство, содержащее счетчик, входы счета и сброса которого соединены соответственно с первым и вторым выходами блока управления, первый вход которого соединен с управляющим выходом компаратора, первая группа входов которого подключена к разрядным выходам счетчика, а вторая группа входов вЂ” к разрядным выходам реверсивного счетчика, входы сложения и вычитания которого подключены к выходам логического блока, первый вход которого:соединен с выходом первого блока сравнения, управляющий вход которого соединен с третьим выходом блока управления, а первый вход вЂ” с первым выходом блока памяти, вход которого является входом устройства и подключен ко второму входу блока управления, второй выход блока памяти соединен с входом блока деления(2)

Устройство позволяет автоматически определять оптимальный интервал выборки случайного сигнала в зависи656047 мости от скорости изменения сигнала.

Недостатком известного устройства является также сложность схемного решения.

Целью предлагаемого изобретения является повышение быстродействия при упрощении устройства определения временного шага дискритизации сигнала

{при расширении частотного диапазона исследуемых сигналов в области высоких частот за счет однт>тактного (параллельного) сравнения величины при- 10 ращения сигнала с величиной заданной относительной ошибки восстановления. для .достижения поставленной цени устройство дополнительно содержит второй блок сравнения и блок суммиро- )5 вания, первый вход которого соединен с выходом блока деления, второй вход вЂ” с вторым выходом блока памяти, выходы блока суммирования подключены соответственно к второму нхоцу первого блока сравнения и к первому входу второго блока сравнения, управляющий вход которого соединен с четвертым выходом блока управления, второй вход второго блока сравнения подключен к первым входам блока памяти и первого блока сравнения, выход второ« го блока сравнения соединен с вторым входом логического блока, управляющий вход реверсивного счетчика подключен к третьему входу блока управления и управляющему выходу блока памяти.

Блок-схема устройстна приведена на чертеже.

Устройство содержит блок 1 памяти (аналоговый,, на нход которого подан исследуемый случайный сигнал, который, кроме того, подан на входы блока суммирования 2 и блока делйния 3.

Выход блока деления 3, н котором задается относительная ошибка восстановления Ед,, соединен с вторым входом блока суммирования 2. Выход блока суммирования 2 соединен с входам . перного блока 4 сраннения и второго блока 5 сравнения, вторые входы которых соединены с выходом блока 1 памяти ° Выходы блокон сравнения че40

45 реэ логический блок 6 соединен с нходом реверсивного счетчика 7. ВЫходы реверсивного счетчика 7 соединены с входами цифрового компаратора 8.

Входы счетчика 9 также соединены с входами компаратора 8. На другие входы счетчика 9 подключены сигналы сброса и тактовой частоты от блока

10 управления,.другие входы которого соединены с входами блоков 1 4 и 5, а вход блока 10 управления соединен с выходом компаратора 8.

Устройство работает следующим образом. В блоке деления 3 задается

Значение относительной ошибки восстановления случайного сигнала Е . В зависимости от текущего значения амплитуды случайного сигнала х {t) на 65 выходе блока деления 3 формируются текущие значения относительной ошибки восстановления сигнала

Х ((,)

E: -о которые поступают в блок суммирования 2.

При подаче сигнала пуск уст ройство устанавливается в начальное состояние вЂ” блоком 10 управления сбрасывается счетчик 9 и включается в в режим запоминания блок 1, который фиксирует текущее значение случайного сигнала х (t). После окончания аналогового запоминания случайного сигнала от блока управления 10 на вход счетчика 9 начинают поступать счетные импульсы, т.е. начинается формирование временного шага дискретизации входного сигнала. После сброса устройства в начальное состояние код реверсивного счетчика 7 соответствует нулевому значению. Нулевому значению соответствует в начале работы устройства и интервал дискретизации, так как компаратор 8 сразу же формирует выходной сигнал. Далее, в процессе работы устройства код реверсивного счетчика 7 изменяется, Импульсы блока управления 10, поступая в счетчик 9, формируют в нем код, равный коду реверсивного счетчика ?. При равенстве кодов срабатывает цифровой комнаратор 8, который формирует выходной сигнал и через блок управления 10 подает одновременно сигналы строба на пеРвый и второй блоки сравнения 4 и 5. На вход первого блока 4 сравнения с блока суммирования 2 подается текущее значение случайного сигнала н сумме с относительной ошибкой восстановления x(t) + f одновременно на вход второго блока 5 сравнения с блока суммирования 2 подается разность значений случайного сигнала и относительной ошибки восстановления х(т,)

На вторые..входы блоков 4 и 5 с выхода блок 1 памяти подается ранее запомненное значение случайного сигнала х(1 + t ), где вЂ” задержка времени, пропорциональная коду реверсивного счетчика 7. Результаты этих сравнений фиксируются логическим блоком 6.

В зависимости от результатов сравнения блоками 4 и 5 логический блок

6 формирует следующие команды на вход реверсивного счетчика 7.

В случае, если

x(t + c ) z x(4) + E или

x(t + t ) ) x{t) -Я, код реверсивного счетчика 7 и шаги дискретизации растут на квант.

В случае, если х (Ф + t ) > х (t) +C< или x (t +7 ) > x(t) код реверсивного счетчика 7 и шаг дискретизации уменьшаются на квант.

65604 /

В случае, если х (1 + i ) (х (1) или х(+ i ) c x(t) +Ciq код реверсивного счетчика 7 и шаг дискретизации уменьшаются на квант.

После сравнения кодов счетчика 9 и реверсивного счетчика 7 компаратором 8 код счетчика 9 сбрасывается и начинается новый цикл работы устройства, аналогичный предыдущему. В результате работы устройства после прохождения N циклов устанавливается значение кода реверсивного счетчика

7 при следующем равенстве вероятностей

Й. 1-.(Н;)3= II t - -.1 К.4

При этом на выходе компаратора 8 формируется частота выборок случайного стационарного эргодического сигнала, которая может быть использована при оптимальном нахождении оценок функции и плотности распределения, математического ожидания, моментов и прочее.

После сброса устройство работает с минимальным интервалом дискретизации. При этом в блоке 1 памяти включается запоминающий конденсатор (на чертеже не показан) минимальной емкости, а блок 10 управления при этом формирует минимальное время запоминания.

Диапазон интервалов, код реверсивного счетчика, разбит равномерно на несколько частей. При достижении интервалом дискретизации одной из указанных границ в блоке 1 автоматичес.и подключается соответствующий запоминающий конденсатор. С ростом интервала дискретизации растут величины запоминающих конденсаторов, при уменьшении интервала вЂ” величины конденсаторов уменьшаются. Одновременно с переключением запоминающего конденсатора в блоке 1 изменяется время запоминания, строб блока 1, которое формируется в блоке управления 10.

Таким образом, погрешность от разряда запоминающего конденсатора сохраняется близкой и постоянной, не зависящей от частотного спектра случайного сигнала.

Такое устройство позволяет упростить аппаратуру при одновременном увеличении быстродействия. Это выгодно отличает предлагаемое устройство от известных, так как уменьшается погрешность измерения статических характеристик сигнала и расширяется частотный диапазон измеряемых случайных сигналов. Все это уменьшит расходы на изготовление и увеличит сферу применения устройства и, следовательно, дает технико-экономический эффект.

Формула изобретения

Устройство для определения временного шага дискретизации случайного сигнала, содержащее счетчик, входы

1счета и сброса которого соединены соответственно с первым и вторым выходами блока управления, первый вход которого соединен с управляющим выходом компаратора, первая группа входов которого подключена к разрядным выходам счетчика, а вторая группа входов вЂ” к разрядным выходам реверсивного счетчика, входы сложения и вычитания которого подключены к выходам логического блока первый вход которого соединен с выходом первого блока сравнения, управляющий вход которого соединен с третьим выходом блока управления, а первый вход вЂ” с первым выходом блока памяти, в:;од которого является входом устройства и подключен ко второму входу блока управления, второй выход блока памяти соединен с входом блока деления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при упрощении устройства, оно содержит второй блок сравнения и блок суммирования, первый вход которого соединен с выходом блока деления, второй вход вЂ” с вторым выходом блока памяти, выходы блока суммирования подключены соответственно к второму Вхо ду первого блока сравнения и к первому входу второго блока сравнения, управляющий вход которого соединен с четвертым выходом блока управления, второй вход второго блока сравнения подключен к первым входам блока памяти и первого блока сравнения, выход второго блока сравнения соединен с вторым входом логического блока, управляющий вход реверсивного счетчика подключен к третьему входу блока управления.и управляющему выходу блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9436438, кл. H 03 К 13/17, 1971.

2. Авторское свидетельство СССР

9226970, кл. G 06 J 5/00, 1967.

656047

x(c

Составитель Э.Сечина

Техред Л.алферова Корректор И. Ряшко

Редактор С.Равва

Филиал ППП Патент" . г.умгород, ул.Проектная,4

3аказ 1519/38 Тирам 779 Подписное

ЦНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5