Байт-мультиплексный канал ввода-вывода

Байт-мультиплексный канал ввода-вывода

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е <»>656407

ИЗОбРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

М

Ф

Й .н т

«5 (61) Дополнительное к авт. свид-ву— (22) Заявлено 29.12.76 (21) 2435478/18-24 с присоединением заявки— ,(23) Приоритет— (51)М.Кл.з С 06 F 3 04

Государственный комитет

СССР по делан изобретений н открытий (43) Опубликовано 07.01.82. Бюллетень № 1 (53) УДК 681.325 (088.8) (45) Дата опубликования описания 07.01.82 (72) Авторы изобретения

Г. В. Герасимов, A. В. Жемчужников, Б. Б. Захаров, В. Л. Мишняков, Т. А. Сергеева, Л. Г. Ыувалов и Н. С. Ермильчева (71) Заявитель (54) БАЙТ-МУЛЬТИПЛЕКСНЫЙ КАНАЛ

В В ОДА-В Ы ВОДА

Изобретение относится к вычислительной технике, в частности к устройствам оомена данными между внешними устройствами и оперативной памятью ЦВМ, может быть использовано в системах обмена данными.

Известен канал ввода-вывода, содержащий арифметическое устройство, оперативную память, память микрокоманд, регистры и блок управления интерфейсом вводавывода (1).

Канал имеет общие с центральным процессором регистры обмена, что приводит к частому возникновению конфликтных ситуаций, которые вызывают потерю производительности.

Наиболее близок к предлагаемому изобретению байт-мультиплексный канал ввода-вывода, содержащий блок хранения управляющей информации, первый вход-выход которого соединен с первым входом-выходом блока формирования управляющей информации, блок приоритетов, первый вход-выход которого соединен с первым входом-выходом блока сопряжения с медленнодействующими внешними устройствами, блок модификации управляющей информации и блоки сопряжения с быстродействующими устройствами, причем первые, вторые входы-выходы блоков сопряжения с быстродействующими внешними устройствами соединены соответственно с вторым входом-выходом блока приоритетов и с вторым входом-выходом блока формирования управляющей информации, третий и четвертый входы-выходы которого соединены соответственно с первым входом-выходом блока модификации управляющей информации и с вторым вхо10 дом-выходом блока сопряжения с медленнодействующими внешними устройствами, третий вход-выход которого и пятый входвыход блока формирования управляющей информации являются соответственно пер15 вым и вторым входами-вы,одами канала ввода-вывода, а третьи входы-выходы блоков сопряжения с быстродействуюгцими внешними устройствами являются соотвегствующими входами-выходами группы вхо20 дов-выходов канала ввода-вывода (2). Недостатками канала являются неполное спользование возможностей мультиплексирования, что выражается в простое оборудования канала во время цикла связи ка25 нала с управлением оперативной памятью, отсутствие различий в выполнении операций пви байтовом и групповом режимах передачи данных на одном из типов иодканалов, невозможность проведения полной диагностики оборудования канала.

65о407

Указанные недостатки влекут за собой значительную потерю производительности, а их устранение аппаратнь-.м путем приводит к существенному усложнению схемы.

Цель изобретения — повышение производительности канала ввода-вывода путем совмещения работы блока сопряжения с медленнодействующими внешними устройствами и обмена данными одного из блоков сопряжения с быстродействующими внешними устройствами, а также сокращение оборудования.

Цель достигается тем, что канал вводавывода содержит блок микропрограммного управления, первый-пятый входы-выходы которого соединены соответственно с вторыми входами-выходами блока хранения управляющей информации и блока модификации управляющей информации, с третьим входом-выходом блока приоритетов, с четвертым входом-выходом блока сопряжения с медленчодейстзующимп внешними устройствами, с шестым входо.;:выходом формирования управляющей информации, четвертые входы-выходы блоков .,сопряжения с быстродействующими устройствами соединены с шестым входом-выхо,дом блока микропрограммного управления седьмой вход-выход которого является третьим входом-выходом канала ввода-вывода, а третий вход-выход блока хранения управляющей информации соединен с пятым входом-выходом блока сопряжения с медленнодействующими внешними устройствами.

На фиг, 1 представлена структур: зя электрическая схема байт-мультипле.:свого канала, на фиг. 2 и 3 — временные диаграммы режимов работы известного и предлагаемого каналов ввода-вывода.

Байт-мультиплексный канал содержит блок 1 хранения управляющей информации, блок 2 формирования управляющей информации, блок 3 сопряжения с медленнодействующими внешними устройствами., блоки 4 сопряжения с быстродействующими устройствами, блок 5 модификации управляющей информации, блок 6 приоритегов, блок 7 микропрограммного управления, входы-выходы 8 — 10, группу 11 входовзыходов.

На фиг. 2 и 3 позицией 12 обозначен цикл связи канала с блоком сопряжения с быстродействующими внешними устройствами, позицией 13 — интервал выбора управляющей информации из блока хранения управляющей информации, позицией

14 — интервал формирования и посылки запросов в оперативную память, позицией

15 — цикл обмена с оперативной памятью, позицией 16 — интервал записи управляющей информации в блок хранения управляющей информации, позицией 17 — цикл связи канала с блоком сопряжения с

65 медленнодействующими внешними устройствами.

Байт-мультинлексный канал работает следующим образом.

Запросы на передачу данных из какоголибо блока 4 и из блока 3 поступают в блок 6, в котором запрос упорядочивается и высший приоритет предоставляется запросу из блока 4.

По сигналу из блока 6 блок 7 извлекает из блока 1 управляющую передачей данных .информацию, направляет ее в блок 2, формирует запрос в оперативную память и передает управляюгцую информацию в блок 5 модификации управляющей информации. Блок 7 затем возвращает ее в блок

2 и записывает в блок 1. Затем, не дожидаясь окончания цикла обмена канала с оперативной памятью, блок 7 может, послав предварительно в блок 6 сигнал о разрешении предоставления высшего приоритета запросу из блока 3 и получив ответ о таком предоставлении, начать обслуживачие этого запроса, если он не связан с обра цением в оперативную память.

По сигналу окончания цикла сомена данными канала с оперативной, памятью, начатого при передаче данных по запросу из блока 4, блок 7 прекращает обслуживание запроса из блока 3 и завершает передачу данных по запросу нз блока 4. Покажем преимущества изобретения по сравнению с известным каналом.

Известно, что блок 3 формирует требование всякий раз, когда требуется передача одного байта данных.

Блок 4 имеет возможность накапливать байты данных в буфере данных и поэтому формирует требование, когда необходимо передать в оощем случае не менее восьми байтов.

С каждым требованием блока 4 на передачу байтов данных связан цикл обмена с оперативной памятью, во время которого данные либо выбираются из оперативной памяти и поступают на регистр данных блока 4 с последующей записью в буфер данных, либо с регистра данных блока 4 поступают в оперативную память (фиг. 2).

Как видно из фиг. 2, большую часть цикла 12 занимает цикл 15 обмена с оперативной памятью, во время которого канал не может удовлетворять требования блока

3, т. е. простаивает.

Известно, что только часть требований блока 3 на передачу байтов данных связана с обращением к оперативной памяти, а другая большая часть требований — с буферизацией байта данных в блоке 1. Поэтому канал при соответствующей организации алгоритма работы может обслуживать требования блока 3 во время цикла 15 обмена с оперативной памятью, вызванного блоком 4, что является одним из средств повышения производительности канала.

656407

45

Чтобы канал мог работать в таком режиме «совмещенияь, необходимо несколько видоизменить последовательность работы в цикле 12. Эта последовательность представлена на временной диаграмме фиг. 3.

Как видно из временной диаграммы фиг. 3, цикл 12 существенно сокращается

::по сравнению с циклом на временной диаграмме фиг. 2. Цикл 12 может быть возобновлен лишь в случае, если цикл 15 обмена с оперативной памятью заканчивается с ошибкой. Так как такие ошибки достаточно редки, то общий выигрыш очевиден.

Время обслуживания запроса из блока 3 на передачу байта данных сокращается также благодаря введению новой связи: блок 3 связан непосредственно с блоком 1 для передачи байтов данных.

1

Все управляющие функции в канале реализуются блоком 7 микропрограммного управления, введение которого упрощает управляющее оборудование канала.

Формула изобретения

Байт-мультиплексный канал ввода-выво.да, содержащий блок хранения управ.ляющей информации, первый вход-выход которого соединен с первым входом-выхо.дом блока формирования управляющей информации, блок приоритетов, первый входвыход которого соединен с первым входомвыходом блока сопряжения с медленнодействующими внешними устройствами, блок модификации управляющей информации и блоки сопряжения с быстродействующими устройствами, причем первые, вторые входы-выходы блоков сопряжения с быстродействующими внешними устройствами соединены соответственно с вторым входом-выходом блока приоритетов и с вторым входом-выходом блока формирования управляющей информации, третий и четвертый входы-выходы которого соединены со.ответственно с первым входом-выходом бло.ка модификации управляющей информации

35 и с вторым входом-выходом блока сопряжения с медленнодействующими внешними устройствами, третий вход-выход которого и пятый вход-выход блока формирования управляющей информации являются соответственно первым и вторым входами-выходами канала ввода-вывода, а третьи входывыходы блоков сопряжения с быстродействующими внешними устройствами являются соответствующими входами-выходами группы входов-выходов канала ввода-вывода, отличающийся тем, что, с целью повышения производительности канала ввода-вывода путем совмещения работы блока сопряжения с медленнодействующими внешними устройствами и обмена данными одного из блоков сопряжения с быстродействующими внешними устройствами, а также с целью сокращения оборудования, канал ввода-вывода содержит блок микропрограммного управления, первый-пятый входывыходы которого соединены соответственно с вторыми входами-выходами блока хранения управляющей информации и блока модификации управляющей информации, с третьим входом-выходом блока приоритетов, с четвертым входом-выходом блока сопряжения с медленнодействующими внешними устройствами, с шестым входом-выходом блока формирования управляющей информации, четвертые входы-выходы блоков сопряжения с быстродействующими устройствами соединены с шестым входом-выходом блока микропрограммного управления, седьмой вход-выход которого является третьим входом-выходом канала ввода-вывода, а третий вход-выход блока хранения управляющей информации соединен с пятым входом-выходом блока сопряжения с медленнодействующими внешними устройствами.

Источники информации, принятые во внимание при экспертизе:

1. Патент Великобритании М 1423409, кл. G 4 А, 1969.

2. Патент США Хо 3432813, кл. 30-172.5, 1966.

656407 гг

13 д

4оггг. 2 гт

Редактор Б. Федотов

Техред И. Заболотнова

Корректор С. Файн

Заказ 27/32 Изд. № 106 Тираж 731 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Я-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент» гу

IФ

tb! ! ! ! ! ! ! — !