Измерительный преобразователь частоты импульсов в код

Измерительный преобразователь частоты импульсов в код

Иллюстрации

Показать все

Реферат

 

(«)657610

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социвлистическик

Республик (6Ц Дополнительное к авт. свил-ву— (22) Заявлено Об.12.7б (2 ) 242б189/18-21 с присоединением заявки 3Й (23) Приоритет

Опубликовано 1 0479.Бюллетень И 14

Дата опубликования описания 150479 (51) N. Кл.

Н 03 К 12/24

Государственный комитет

СССР ио делам изобретений н открытий (ля) Улщб21.142.6 (О88.8) (72) Авторы изобретения

Н.Е.Букреев и Л.Н.Пилюгин

Pl) Заявитель (54) ИЗМЕРИТЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ

ИМПУЛЬСОВ В КОД

Изобретение относится к области радиоизмерений.

Известен измерительный преобразователь частоты сигнала в код, состоящий из счетчика импульсов измеряемой частоты, трех счетчиков эталонной частоты, четырех схем И и схемы переноса содержимого счетчиков в арифметическое устройство. Код частоты, передаваемый в арифметическое устрой- 10 ство, содержит сумму целого количества периодов измеряемой частоты К, зафиксированную за интервал опроса в счетчике импульсов измеряемой частоты, сумму периодов эталонной частоты, зафиксированную в счетчике И за время от начала интервала опроса до прихода первого импульса измеряемой частоты и сумму периодсв эталонной частоты, зафиксированную в счет- вц чиках N< или И за время ме>щу последним импульсом из .,еряемой частоты и концом интервала опроса (if

Однако такой перобразователь не обеспечивает достаточного быстродействия из-за необходимости дополнительных расчетных операций при из-, мерении девиации частоты.

Наиболее близким по технической сущности к данному изобретению 30 является преобразователь, содержащий генератор опорной частоты, один выход которого. соединен с первыми входами двух логических элементов И, второй вход одного из которых подключен к прямому выходу первого управляющего триггера, а второй вход второго из которых соединен с инверсным выходом второго управляющего триггера, прямой выход которого соединен с одним входом третьего логического элемента И, второй вход которого соединен с датчиком частоты, а выходсо входом счетчика измеряемой частоты и первым входом первого из-управляющих триггеров, вторые входы которых соединены со вторым выходом генератора опорной частоты, первый счетчик опорной частоты, вход которого подключен к выходу второго из логических элементов И, а входы разрядов через блок передачи двоичного кода соединены с выходами раз1 ядов второго счетчика опорной частоты, один вход которого соединен с выходом первого логического элемента И, а второй вход которого через первый элемент задержки соединен со вторым входом блока передачи двоичного кода и со вторым входом второго эле657610

20 к = А оп из

60 мента задержки, выход второго элемента задержки-с выходами счетчика измеряемой частоты и первого счетчика опорной частоты, Однако этот преобразователь также не обеспечивает достаточного быстродействия. 5

Целью изобретения является увеличение быстродействия.

Это достигается тем, что в предлагаемый преобразователь введены 10 дополнительный триггер, блок восстановления константы, дополнительные логический элемент И и элемент задержки и логический элемент ИЛИ, входы которого соединены с выходами 15 первого и второго логических элементов И, первый вход дополнительного триггера подключен ко второму выходу генератора опорной частоты, а второй вход соединен с выходом счетчика измеряемой частоты, причем выход дополнительного триггера соединен с первым входом дополнительного логического элемента .И, второй вход которого подключен к выходу третьего из логических элементов И,. а выход дополнительного логического элемента И подключен непосредственно к первому входу второго управляющего триггера и через дополнительный элемент задержки ко входу блока восстановления константы, выходы которого поразрядно подключены ко входам счетчика измеряемой частоты. на чертеже показана структурная 35 электрическая схема предлагаемого преобразователя.

Преобразователь содержит генератор опорной частоты 1, датчик частоты 2, упраляющие триггеры 3„4, логические элементы И 5,6,счетчик измеряемой частоты 7, первый счетчик опорной частоты 8, второй счетчик опорной частоты 9, логический элемент И 10, дополнительный триггер 11, элементы задержки 12,13, дополнительный элемент задержки 14, блок передачи двоичного кода 15, дополни гельный логический элемент И 16, блок восстанонления константы 17, логический элемент ИЛИ 18. Выходной сигнал снимается с выхода 19 °

Принцип работы преобразователя заключается н следующем.

Перед началом Работы в счетчик 7 заносится константа, равная обратному двоичному коду числа, равного произведению нулевой частоты датчика на период опроса, увеличенному на еди- ницу. Генератор опорной частоты 1 вырабатывает синхронизированные частоты Egg u Еэ я (Гоп-частота опроса, и „ - частота заполнения},,причем эсоп>> изм

Имп ульсы частоты опроса пс с.туп ают на входы триггеров 3,4,11, устанавливая их в следующее положение: тригге ры 3 и 4 открывают логические элементы И 5,6, а триггер 11 закры.вает логический элемент И 16. В ре.— зультате в счетчик 8 поступают импульсьi заполняющей частоты до тех пор, пока через логический элемент И 6 не поступит первый импульс измеряемой

-частоты, который переводит триггер

4 в положение, когда логический элемент И 5 станет закрытым для прохождения импульсон заполняющей частоты

Первый импульс измеряемой частоты одновременно с переключением триггера 4 заносится в счетчик 7, который будет суммировать и все последующие импульсы измеряемой частоты, вплоть до появления импульса переполнения, котоРый произведет сброс в 0 счетчика 9, через элемент задержки

13 передаст параллельным кодом содержимое счетчика 8 в счетчик 9, и через элемент задержки 12 сбросит в 0 счетчик 8. Этот же импульс переполнения устанавливает триггер.

11 н состояние, открывающее логический элемент И 16 для прохождения импульса измеряемой частоты. Следующий за импульсом переполнения импульс измеряемой частоты поступает в счетчик 7 и через логический элемент И

16 переключает триггер 3. в состояние, когда логический элемент И 6 закрыт для прохождения импульсов измеряемой частоты, а логический элемент И 10 открыт для прохождения в счетчик 9 опорной частоты. Этот же импульс, пройдя через логический элемент И

16, элемент задержки. 14 и через блок восстановления константы 17, вновь устанавливает в счетчике 7 константу.

Счетчик 9 будет суммировать импульсы заполняющей частоты до тех пор, пока не поступит следующий импульс.

С приходом этого импульса триггер 3 запирает логический элемент И 10 и в счетчике 9 фиксируется двоичный код, однозначно определяющий значение относительной девиации измеряемой частоты где N — код числа; и — частота датчика, соответствующая нулю измеряемого параметра;

Ещ — текущее значение частоты . датчика.

Для обеспечения устойчивой работы: величины задержек элементов задержки 12-14 должны выбираться из условия ,1Ь К б ««х «ад ххах

* и м изм

Дпя возможного использования

657610 результата преобразования для отсчета в единицах параметра измеряемой величины в устройстве предусмотрено выведение на линеаризатор последовательности импульсов опорной частоты с логических элементов И 5,10 через логический элемент ИЛИ 18.

Преобразователь позволит выделить полезную часть измеряемого сигнала и получить ее в кодовой форме или в виде импульсной последовательности, Формула изобретения

Измерительный преобразователь частоты импульсов в код, содержащин генератор опорной частоты, один выход которого соединен с первыми входами двух логических элементов

И, второй вход одного из которых подключен к прямому выходу первого управляющего триггера, а второй вход второго из которых соединен с инверсным выходом второго управляющего триггера, прямой выход которого соединен с одним входом третьего логического элемента И, второй вход которого соединен с датчиком частоты, а выход — со входом счетчика измеряемой частоты и первым входом первого иэ управляющих триггеров, вторые входы которых соединены со 30 вторым выходом генератора опорной частоты, первый счетчик опорной частоты, вход которого подключен к выходу второго из логических элементов

И, а входы разрядов через блок передачи двоичного кода соединены с выходами разрядов второго счетчика опорной частоты, один вход которого соединен с выходом первого логического элемента И, а второй вход которого через первый элемент задержки соединен со вторым входом блока передачи двоичного кода и со входом второго элемента задержки, выход второго элемента задержки соединен с выходами счетчика измеряемой частоты и пер- вого счетчика опорной частоты, отличающийся . тем, что, с целью увеличения быстродействия, в него введены дополнительный триггер, блок восстановления константы, дополнительные логический элемент

И и элемент задержки и логический элемент ИЛИ, входы которого соединены с выходами первого и второго логических элементов И, первый вход дополнительного триггера подключен ко второму выходу генератора опорной частоты, а второй вход соединен с выходом счетчика измеряемой частоты, причем выход дополнительного триггера соединен с первым входом дополнительного логического элемента И, второй вход которого подключен к выходу третьего из логических элементов И, а выход дополнительндго логического элемента И подключен непосредственно к первому входу второго управляющего триггера и через дополнительный элемент задержки ко входу блок- восстановления константы, выходы которого поразрядно подключены ко входам счетчика измеряемой частоты.

Источники информации, принятые во внимание при экспертизе

1. Касаткин A.Ñ. автоматическая обработка сигналов частотных датчиков, М., Энергия, 1966, с.55-61.

2. Заявка Франции Р 2222805, кл. Н 03 К 21/36, 22.11,74.