Программируемый делитель частоты
Патент 657615
Авторы
Классы МПК
Программируемый делитель частоты
Иллюстрации
Реферат
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (6!) Дополнительное к авт. cwa-ay—
1 (22) Заявлено 06.1276 (2!) 2425571/18-21 (51) М. Кл.
Н 03 К 23/00 с присоединением заявки РЙ (23} Приоритет
Государственный комитет
СССР оо делам изобретений и открытий
Опубликовано 1504.79. Бюллетень 3614
Дата опубликования описания 150479. (к)3) УДЯ 621. 374.4 (088.8) (72) Авторы изобретения
О.Я.Жук, В.Е.Ершов и Г.Ф.Варфоломеев, !
I ".
3 ю ... 2 -, (7!) Заявитель (5 4 ) ПРОГРАММИРУЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ
Изобретение относится к импульсной технике и может быть использовано в цифровом синтезаторе частот.
Известен делитель частоты с дробным переменным коэффициентом деления, содержащий делитель с переменным коэффициентом деления и блок исключения импульсов (1) . Это устройство работает по программе, вырабатываемой счетчиками дробных разрядов. При этом !О манипуляция коэффициентами деления и И+1 в процессе работы делителя частоты с дробным переменным коэффициентом деления,как правило, осуществляется не по оптимальной програм- 15 ме,поэтому иМеет место неравномерное распределение исключенных импульсов .
Известно также уатрсйство, позволяющее получить программу равномерно распределенного исключения импульсов В для формирования дробных разрядов коэффициента деления делителя. Это устройство содержит делитель частоты с переменным коэффициентом,целения и блок исключения импульсов (2). 25
Однако такое устройство сложно по построению, так как в каждом дробном разряде используется декада с переменным коэффициентом деления и декада с постоянным коэффициентом, все ЗО элементы в дробных разрядах работают от входного сигнала, т.е. должны быть высокочастотными.
Цель изобретения — расширение функциональных возможностей и повышение надежности работы устройства.
Поставленная цель достигается тем, что в программируемый делитель частоты, содержащий делителв частоты с переменным коэффициентом деления и блко исключения импульсов, введены регистры и "умматоры, при этом первые входы делителя частоты с переменным коэффициентом деления и блока
HcKJIt÷åíèÿ импульсов объединены и подключены к входной шине, второй вход делителя частоты с переменным коэффициентом деления соединен с выходом блока исключения импульсов, первый выход — со вторым входом блока исключения импульсов, а выходс тактовыми входами регистров, информационные входы которых подключены к информационным выходам сумматоров соответствующих разрядов, а выходык первым информационным входам сумматоров соответствующих разрядов, вторые информационные входы и третий вход, целителя частоты с переменным коэффициентом деления подключены
ti 576 к шине ввода кода управления, причем выхсд переноса с "мматора старшего разряда соединен с управляющим входом блока исключения импульсов, а вход переноса — с выходом переноса сумматора последующего младшего разряда. 5
На чертеже представлена структурная электрическая схема предлагаемого программируемого делителя частоты.
Устройство состоит из делителя частоты 1 с переменным коэффициентом деления, блока 2 исключения импульсов, регистров 3, каждый регистр, напРимер, состоит из четырех д-триггеров и сумматоров 4, шины 5 ввода входного кода управления.
Сигнал поступает на блок 2 и на первый вход делителя частоты 1, второй вход которого соединен с выходом блока 2.
Выходной сигнал снимается с выхода делителя частоты 1.
Для простоты рассмотрим работу 25 делителя с одним дробным разрядом. 1а информационный вход сумматора 4 поступает код, соответствующий значению дробного разряда коэффициента.
После поступления на вход делителя 30 частоты 1 количества импульсов соответствующих коэффициенту, установленному делителем частоты 1, его выходной импульс переписывает в регистр 3 код числа, который имеется в это время на информационных выходах сумматора 4. С регистра
3 он вновь поступает на информационный вход сумматора 4 этого же разряда. В сумматоре 4 осуществляется арифметическое суммирование трех чисел: поступающего с шины 5, с регистра 3 и с выхода переноса сумматора 4 младшего разряда, если он есть. С приходом очередного импуль.— са делителя частоты 1.код суммы трех 45 чисел записывается в регистр 3 данного разряда и т.д. Суммирование продолжается до тех пор, пока сумма чисел, поступающих на сумматор 4, не будет равна или более 10. В этом 50 случае на выходе сумматора 4 вырабатывается сигнал переноса, а в сумматоре 4 остается код числа, соответствующий разности числа, давшего перенос и емкости сумматора 4, т.е. избыток сверх 10. Сигнал переноса 4 поступает на блок 2 и дает ему команду на исключение одного импульса из входной последовательности в очередном цикле счета, что равно-. сильно увеличению коэффициента деления на единицу.
Для примера рассмотрим получение коэффициента деления 8+0,3, В делителе частоты 1 устанавливается коэффициент деления И, а в 55
15 4 сумматоре 4 н разряде десятых по первому информационному входу поступает код, соответствующии числу 3. С приходом N импульсов на вход делителя частоты 1 с его выхода поступит импульс на тактовый вход регистра 3 в разряде десятых, который перепишет число, имеющееся н сумматоре 4 данного разряда. Число, записанное в регистр 3, вновь поступает в сумматор 4, в котором образуется код числа 6, т.е. сумма числа, записанного в регистре 3 и числа, поступаю@его с шины 5. В следующем цикле выходной импульс делителя частоты 1 перепишет это число в регистр 3, а в сумматоре 4 образуется новая сумма — число 9. По поступлении числа 9 в сумматор 4 с его выхода переноса появится сигнал, который дает команду блоку 2 на исключение импульса из входой последовательности в очередном четвертом цикле счета, т.е. коэффициент в этом случае будет И+1. В сумматоре 4 в это время запишется код, соответствующий числу 2. Следующее увеличение коэффициента на единицу будет в седьмом и десятом циклах.
Таким образом, в трех циклах из десяти схема дает нозможность получить коэффициент деления N+1, а усредненный коэффициент будет равен N+
+3/10.
Аналогичным образом работают последующие разряды, причем сигнально."переноса подаются на вход переноса последующего старшего разряда. формула изобретения
Программируемый делитель частоты, содержащий делитель частоты с переменным коэффициентом деления и блок исключения импульсов, о т л и ч а юшийся тем, что, с целью расширения функциональных возможностей и повышения надежности работы .устройства, в него введены регистры и сумматоры, при этом первые входы делителя частоты с переменным коэффициентом деления и блока исключения импульсов объединены и подключены к входной шине, второй вход делителя частоты с переменным коэффициентом деления соединен с выходом блока исключения импульсов, первый выход со вторым входом блока исключения импульсов, а выход — с тактовыми входами регистров, информационные входы которых подключены к информационным выходам сумматоров соответствующих разрядов, а выходы — к первым информационным входам сумматорон соответствующих разрядов, вторые информационные входы которых и третий вход делителя частоты с переменным коэффициентом деления подключены к шине
657615
Вкпб
Составитель Т.лфанасьева
Техред С. Ми гай Корректор О.Билак
Редактор Н.Каменская
Заказ 823/58 Тира>к 1059 Подписное
ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035 Г1осква й-35 Раушская наб.,д.4 5. с филиал ППП Патент, r.Óæãoðoä, ул.Проектная,4 ввода управления, причем выход переноса сумматора старшего разряда соединен с управляющим входом блока исключения импульсов, а вход переноса " с выходом переноса сумматора последующего младшего разряда.
Источники информации, принятые во внимание при экспертизе
Патент CUA М 3217267, кл. 331-16, 1966, 2. авторское свидетельство СССР
9 506130, кл. Н 03 К 23/00, 1974.