Устройство фазирования аппаратуры передачи информации циклическим кодом

Устройство фазирования аппаратуры передачи информации циклическим кодом

Иллюстрации

Показать все

Реферат

 

Союз Советскмк

Соцкалнстическнк

Респ)тблкк

QnNCAIHNK

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву—

Н 04 1 27/14

Гесудерственнмй кемитет ссср ее делам мзебретеней и еткритей (53) УДК 621.39. .072 (088.8) Опубликовано 25.04.79. Бюллетень № 15

Дата опубликования описания 3 7 Ж. Ю (72) Авторы изобретения

В. С. Блейхман и E. Б. Глейзер (71) Заявитель (54) УСТРОЛСТВО ФАЗИРОВАНИЯ АППАРАТУРЫ ПЕРЕДАЧИ

ИНФОРМАЦИИ ЦИКЛИЧЕСКИМ КОДОМ

Изобретение относится к технике фазирования при передаче информации, закодированной циклическим кодом.

Известное устройство фазнровання аппаратуры передачи информации циклическим кодом содержит регистр сдвига, выполненный на трнггерных ячейках и сумматорах, формирователь импульсов сброса, дешифратор, генератор тактовых импульсов, элемент запрета, счетчик тактовых импульсов, триггер запрета, формирователь импульсов за- р прета, элемент ИЛИ, элементы И и формирователи длительности импульсов, причем

:выходы регистра сдвига подключены к соответствующим входам дешифратора, а выход генератора тактовых импульсов через элемент запрета соединен с входом счетчика тактовых импульсов, выход которого подсоединен к одному из входов триггера запрета, а выход триггера запрета соединен с входом формирователя импульсов заирета, выход которого подключен к. одному из входов всех элементов И, выходы всех элементов И соединены с входами управления элемента запрета, вторые входы элементов И соединены с соответствующимн выходамн формирователей длительности импульсов н с входами формирователя импульсов сброса, выходом подключенного к сбросовым шннам регистра сдвига, второй вход триггера запрета соединен с выходом элемента ИЛИ (I j.

Недостаток этого устройства фазнрования заключается в том, что при наличии помех решение, принятое на основании анализа остатка в результате одной проверкн, может оказаться неправильным, что может привести к ошибочному выходу из синхронного состояння, а также к состоянию ложного синхронизма, в результате чего время вхождения в сннхронизм становится велкч и ной н ео п редел ен ной.

Кроме того, при количестве символов рассинхронизации г (j (п — г остаток может быть любой комбинацией на 2 двончных си м волов.

Решение об оптимальном количестве символов сдвига лучше принимать на основе статического анализа видов остатков.

Целью изобретения является обеспечеине требуемой достоверности фазнро65877! вания путем полного использования статистических свойств слов рассинхронизации.

Цель достигается введением накопите. лей результатов анализа остатков по количеству проверяемых проверочных символов и элемента ИŠ— ИЛИ:,- при этом каждый выход дешифратора Подключен на вход соответствующего накопителя, выход накопителя нулевого остатка соединен с одним нз входов элемента НЕ-ИЛИ, выходы остальных накопителей подключены к входам элемента ИЛИ, входам элемента HE-ИЛИ, н входам форм и рователей длительности и мпульсов, а вход одного из формирователей импульсов наибольшей длительности соединен с выходом элемента HE-ИЛИ, а выход элемента НЕ-ИЛИ подсоединен к одному из входов элемента ИЛИ.

На чертеже представлена структурная схема предложенного устройства, выполненная согласно данному изобретению.

Устройство содержит регистр сдвига l, в состав. которого входят сумматоры 2 и 3, триггерные ячейки 4, 5, 6, 7, счетчик тактовых импульсов 8, элемент запрета 9, триггер запрета 10, формирователь длительности импульсов l l, формирователь импульсов запрета 12, дешифратор 13, элемент ИЛИ

14, формирователи длительности импульсов

15, 16, 17, 18, элементы И 19, 20, 21, 22, накопители 23, 24, 25, 26, элемент НЕ-ИЛг".

27 и генератор тактовых импульсов 78, прн чем входы дешифратора 13 подключены K выходам регистра сдвига 1, а каждый выход дешнфратора анализа видов остатков заведен на вход соответствующего накопителя, выход одного из накопителей — накопителя нулевого остатка 26 соединен с входом элемента HE-ИЛИ 27, а выходы остальных накбпителей 23, 24, 25 заведены соответственно на входы элемент а ИЛИ 14, элемента НЕ-ИЛИ 27 и на входы Формирователей соответствующей длительности импульсов 15, 16, 17, причем выход элемента HE-ИЛИ 27 соединен с входами элемента ИЛИ 14 и формирователя наибольшей

18, Bblxogbl формирователей длительности импульсов соединены с первыми входами элементов И 19, 20, 21, 22, на вторые входы которых через формирователь 11 подключен выход триггера запрета

10, выходы элементов И заведены на входы элемента запрета 9.

Устройство работаег следующим образом.

Информационная последовательность сиг налов поступает в регистр сдвига.

После записи в регистр сдвига посЛеднего разряда делимого в. нем фиксируется окончательный остаток, или, если комбинация относится к разрешенным, кодовым комбинациям, регистр переходит в нулевое состояние; и — и импульс l тактовой час . тоты пропускает через вентили дешифратора сигналы с первых триггеров ячеек, регистра.

Если триггерные ячейки регистра после записи последнего разряда делимого находятся в нулевом состоянии, сигнал с выхода дешифратора поступает на накопитель 26.

Если при поступлении определенного количества сигналов этот накопитель заполнится больше, чем на половину, запись импульсов в счетчик и информационных сигналов в регистр сдвига будет происходить без изменения.

Если же при записи в регистр последнего разряда делимого не все триггеры в регистре устанавливаются в нулевое состояние, то сигнал в зависимости от номера старшего разряда остатка будет через дешифратор поступать на один из накопителей

23, 24 или 25.

Если после поступления определенного количества сигналов один из этих накопителей 23, 24, 25 заполнится больше, чем на половину, то после выполнения определенного количества проверок сигнал с накопителя через элемент ИЛИ 14 поступает на триггер запрета l 0, переводя его в единичное состояние, и одновременно на формирователь 15, !6 или 17, выдающий сигнал нужной длительности; и — и импульс

И-тактовой частоты переводит триггер запрета 10 в нулевое состояние и подает сигнал на формирователь 11.

Длительность сигнала с формирователя

11 такая же, как и длительность наиболее длинного сигнала, выдаваемого одним из формирователей, Через соответствующий элемент И 19, 20, 21 сигнал нужной длительности проходит на вход элемента запрета .9, осуществляется запрет необходимого количества импульсов по ГТИ, т.е. сдвиг информационной последовательности сигналов на определенное количество символов.

Если нн один нз накопителей после определенного количества проверок не заполнится больше, чем на половину, то сигналы с выходов накопителя поступают на элемент НЕ-ИЛИ 27, с выхода которого сигнал проходит на формирователь 18 и триггер запрета 10.

Запрет необходимого количества символов осуществляется выходным сигналом элемента И 22. .Следующий анализ видов остатков после определенного количества проверок происхрднт таким же образом, и так до тех пор, пока не зафиксируется синхронное состояние, т.е. накопитель 26 будет накапливать больше половины сигналов.

Таким образом, с помощью введения новых блоков-накопителей, элемента HE-ИЛИ и осуществления статического анализа видов остатков удается обеспечить требуемую

658771

Формула изобретения

Сос савитель H. Дьякова

Техред О. Луговая Корректор 1:. Папп

Тираж 774 Подписное

Редактор Л. Гельфмаи

Заказ 2083!5Г>

11НИИПИ Государственного комитета СССР по делам иаооретеинй и открыл ий

I I 30."5, Москва, Ж-55, Ргушская наб., д. 4/5

Филиал П!1П <Патент», г. Ужгород, ул. !lроектная, 4 достоверность путем полного использования статистических свойств комбинаций рассинхронизации.

Устройство фазирования аппаратуры передачи информации циклическим кодом, содержащее регистр сдвига, выполненный на триггерных ячейках и сумматорах, формирователь импульсов сброса, дешифратор, генератор тактовых импульсов, элемент запрета, счетчик тактовых импульсов, триггер запрета, формирователь импульсов запрета, элемент ИЛИ, элементы И и формирователи длительности импульсов, причем выходы регистра сдвига подключены к соответствующим входам дешифратора, а выход генератора тактовых импульсов через элемент запрета соедийен с входом счетчика тактовых импульсов, выход которого подсоединен к, одному из входов триггера запрета, а выход триггера запрета соединен с входом формирователя импульсов запрета, выход которого подключен к одному из входов всех элементов И, выходы всех элементов

И соединены с входами управления элемента запрета, вторые входы элементов И соединены с соответствующими выходами формирователей длительности импульсов и с входами формирователя импульсов сброса, выходом подключенного к сбросовым шинам регистра сдвиг, второй вход триггера запрета соединен с выходом элемента ИЛИ, отличающееся тем, что, с целью повышения достоверности фазирования путем полного использования статистических свойств слов рассинхронизации, введены накопители результатов анализа остатков Iio количеству.

4в проверяемых проверочных символов и элемент НЕ-ИЛИ,,при этом каждый выход дешифратора подключен на вход соответствующего накопителя, выход накопителя нулево го остатка соединен с одним из входов эпеis мента HE-ИЛИ, выходы остальных накопителей подключены к входам элемента ИЛИ, входам элемента HF-ИЛИ и входам формирователей длительности импульсов, а вход одного из формирователей импульсов наибольшей длительности соединен с выходом эле2в мента НЕ-ИЛИ, а выход элемента HF-ИЛИ подсоединен к одному из входов элемента

ИЛИ.

Источники информации, принятые an внимание при экспертизе !. Авторское свидвтельство СССР

Хо 478450, кл. H 04 1 27/14, 1975.