Умножитель частоты

Умножитель частоты

Иллюстрации

Показать все

Реферат

 

1

0tlHCAHNE

ИЗОБРЕТЕНИЯ

Сфюз Советских

Социапистичееиих

Республик (и)66О228

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) дополнительное к авт. свид-ву(22) 1011.76 (21) 2419114/18-21 с присоединением заявки J6 (23) Приоритет (Ы) М. Кл. н 03 К 5/156

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 300479. Бюллетень % 16 (оЗ) УЙ 621. 374. 4 (088.8) Дата опубликования описания 300479 (72) Авторы изобретения а

P.Ñ.Åðìîëîâ, P.А.Ивашев и Г.Ф.Морозов (71) Заявитель (5 4 ) УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к импульсной технике и может быть использовано для получения высоких значений коэффициента умножения частоты.

Известен умножитель частоты разомкнутого типа, осуществляющий умножение частоты следования периодических импульсов и построенный на базе генераторов импульсов образцовой частоты, делителей частоты, счетчиков импульсов и запоминающих регистров fl) .

Принцип действия этого умножителя частоты состоит в выполнении счетно-импульсным методом операций деления текущего периода следования импульсов на результат и измерения предыдущего периода следования импульсов входной частоты. Умножение входной частоты в tn раз достигается тем, что частота заполнения периода входной частоты при выполнении операции деления в тн раз больше частоты заполнения, используемой при измерении временного интервала.

Ж

Однако это устройство имеет огра.ниченную величину коэффициента умножения.

Наиболее близким по технической сущности к предложенному является оО устройство, содержащее счетчик, запоминающий регистр, управляемый делитель частоты, делитель опорной частоты и клапан. Коэффициент умножения в этом устройстве равен коэффициенту деления делителя опорной частоты (2) .

Недостатком этого умножителя частоты при заданной точности умно- 1 жения, определяемой точностью измерения периода умножаемой частоты, является то, что коэффициент умножения ограничен максимально допустимым значением образцовой частоты.

Последняя, в свою очередь, ограничивается быстродействием элементов устройства.

Цель изобретения — повышение коэфФициента умножения.

Это достигается тем, что в умножитель частоты, содержащий клапан, делитель опорной частоты, первый вход которого подключен к источнику импульсов опорной частоты, а выходк счетному входу счетчика импульсов, выход которого через запоминающий регистр соединен с управляющими входами управляемого делителя частоты, второй вход делителя опорной частоты и второй вход запоминающего регистра подключены к входной шине, введены элемент задержки, элемент ИЛИ, узел фиксации нуля и дополнительный управляемый делитель частоты, управляющие входы которого соединены с выходами старших декад запоминающего регистра, счетный вход — с источником импульсов опорной частоты, установочный 5 вход- с выходом элемента ИЛИ, а выход — с первым входом клапана, второй вход которого подключен к выходу узла фиксации нуля, входы которого соединены с информационным выходом )О и входом переноса счетчика импульсоэ.

Установочньй вход управляемого делителя частоты и первый вход элемента

ИЛИ непосредственно и установочные входы счетчика импульсов и узла фиксации нуля через элемент задержки подключены к входной шине, а второй вход элемента ИЛИ вЂ” к выходу управляемого делителя частоты, счетный вход которого соединен с источником импульсов опорной частоты.

На чертеже представлена структурная электрическая схема умножителя частоты .

Умножитель частоты состоит из делителя 1 опорной частоты, выход которого подключен к счетному входу счетчика 2 импульсов, запоминающего регистра 3, включенного между выходами счетчика 2 и управляющими входами управляемого делителя частоты 4, эле- ЗО мента задержки 5, дополнительного управляемого делителя частоты 6, элемента ИЛИ 7, узла 8 фиксации нуля, клапана 9 и источника 10 импульсоэ опорной частоты. 35

Устройство работает следующим образом.

Импульсы опорной частоты т поступают на вхоц делителя 1 частоты, коэффициент деления которого равен и, и 4О с его выхода на счетный вход счетчика

2. По каждому входному импульсу умножаемой частоты, число набранное в счетчике 2, переписывается в запоминающий регистр 3 и с него по45 дается на управляющие входы управляе— мого делителя частоты 4, а счетчик

2 через элемент задержки 5 устанавливается в нулевое исходное состояние.

Таким образом, за один период Т следования импульсов умножаемой частоты в счетчике 2 будет набрано число

1о

П

ref„

На счетный вход управляемого делителя частоты 4 поступают импульсы опорной частоты о, а на выходе его формируются импульсы с частотой а

f = — =mE

1 Vl 1

Управляющие входы дополнительного управляемого делителя частоты 6 подключены к выходам старших декад запоминающего регистра 3. Число стар. ших декад этого регистра, подключаемых к дополнительному управляемому делитепю частоты 6, на единицу больше числа оставшихся неподключенными младших декад. 8 общем случае при нечетном числе i декац в запоминающем регистре 3 к входам дополнительного управляемого делителя 6 подключается

{1+1) / 2 старших декад, а при четном числе 1 декад к входам дополнительного управляемого делителя частоты 6

1(2 + 1 старших декад. Импульсы опорной частоты Ко одновременно поступают и на счетный вход дополнительного управляемого делителя частоты 6, а импульсы с выхода управляемого делителя частоты 4 через элемент ИЛИ 7 поступают на установочный вход дополнительного управляемого делителя частоты 6, устанавливая его э нулевое состояние ю раз за один период следования импульсов умножаемой частоты Йx Допустим„ запоминающий регистр 3 состоит из трех декад, Число п, записанное в нем, можно представить в виде п=аЬс, где а,b,c — число единиц, записанное в старшей, средней и младшей декадах соответственно.

К входу дополнительного управляемого делителя частоты 6 подключены две старшие декады а и b запсминающего регистра 3.

Как видно из выражения (1), за один период Тхумножаемой частоты Йх на входы управляемых делителей частоты 4 и 6 поступит nm периодов

Т опорчой частоты. rfa выходе управляемого делителя частоты 4 появляется импульс каждый раз, когда на его счетный вход поступает определенное число импульсов, равное числу, записанному в запоминающем регистре и подаваемому на управляющие входы делителя, Следовательно, за один период Т > на выходе управляемого делителя 4 появится m импульсов.

Поскольку каждый раз с появлением импульса на выходе управляемого делителя частоты 4 в дополнительном управляемом делителя частоты 6 теряется с единиц из-за сброса его в нулевое состояние импульсом с выхода делителя частоты 4, за один период Тх на выходе дополнительного управляемого делителя частоты 6 будет следующее число импульсов

nrem mc (аЬс)-m-inc асс-с аЬо

anal — — =Я вЂ” =т -т ab = о"

Следовательно, на выходе дополнительного управляемого делителя частоты 6 формируется последовательность импульсов с частотой

f 2=10n1 j».

В общем случае при нечетном числе

1 декад в запоминающем регистре 3 в предлагаемом умножителе обеспечивается повышение коэффициента умно.

1+4 j-1 жения на р =4- — = — порядков.

660228

Формула изобретения

Составитель Т.Афанасьева

Редактор А.Шмелькин. ТехредМ.Петко Корректор И.Муска

Заказ 2099/2 Тираж 1059 Подписное

ЦИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Ра; шская наб. д.4 5

Филиал ППП Патент, r.Óæroðîä, ул.Проектная,4

При нечетном числе . выигрыш в увеличении коэффициента умножения составит р= -(, )= — - порядков.

1-2 2 ) 2

Если в старшей декаде запоминающего регистра 3 записан ноль, то это эквивалентно тому, что число подключенных к дополнительному управляемому делителю частоты 6 старших декад равно числу неподключенных младших.

Такая схема оказывается неработоспособной. Для распознания такого состояния в схеме предусмотрен узел 8 фиксации нуля, подключенный к инфор.мационным выходам старшей декады счетчика 2 и к выходу переноса этой декады. При наличии нуля в старшей декаде или при переполнении счетчика 2, чему соответствует нулевое значение умножаемой частоты, на выходе узла 8 фиксации нуля формируется сигнал, блокирующий по управляющему входу клапан 9. В этом случае ненеобходимо увеличить опорную частоту f„, Схема приводится в исходное состояние импульсом умножаемой частоты путем установки в нулевое исходное состояние делителя 1 опорной частоты, счетчика 2, управляемых делителей частоты 4 и 6, а также узла 8 фиксации нуля.

Умножитель частоты, содержащий клапан, делитель опорной частоты, первый вход которого подключен к источнику импульсов опорной частотй, а выход - к счетному входу счетчика импульсов, выход которого через запоминающий регистр соединен с управляющими входами управляемого делителя частоты, второй вход делителя опорной частоты и второй вход запо5 минающего регистра подключены к входной шине, отличающийся тем, что, с целью повышения коэффициента умножения, в него введены элемент задержки, элемент ИЛИ, узел фиксации нуля и дополнительный управляемый делитель частоты, управляющие входы которого соединены с выходами старших декад запоминающего регистра, счетный вход — с источником импульсов опорной частоты, установочный вход -с выходом элемента

ИЛИ, а выход — с первым входом клапана, второй вход которого подключен к выходу узла фиксации нуля, входы которого соединены с информационным выходом и выходом переноса счетчика импульсов, IipH этом установочный вход управляемого делителя частоты и первый вход элемента ИЛИ непосредственно, а установочные входы счетчика импульсов и узла фиксации нуля через элемент задержки подключены к входной шине, второй вход элемента ИЛИ вЂ” к выходу управляемого делителя частоты, счетный вход кото30 рого соединен с источником импульсов опорной часто"ы.

Источники информации, принятые во вниман««.е при экспертизе

1. Авто. "кое свидетельство СССР

35 Р 357668,:(л. Н 03 К 5 01, 1971 °

2. Авторское свидетельство СССР

Р 354546, кл Н 03 К 5/20 1о71