Аналого-цифровой преобразователь с коррекцией динамических погрешностей

Аналого-цифровой преобразователь с коррекцией динамических погрешностей

Иллюстрации

Показать все

Реферат

 

и ц 66О240

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Реслублин (61) Дополнительное к авт. свид-ву (22) Заявлено 01.08.76 (21) 2388960/18-21 (51) М. К..

H ОЗК 13/17//

G 01R 13/02 с присоединением заявки №

Государственный комитет (23) Приоритет (43) Опубликовано 30.04.79. Бюллетень № 16 (45) Дата опубликования описания 30.04.79 (53) УДК 681.325.72 (088.8) ло делам изобретений и открытий (72) Автор изобретения

В. М. Оранжереев (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

С КОРРЕКЦИЕЙ ДИНАМИЧЕСКИХ ПОГРЕШНОСТЕЙ

Изобретение относи ся к технике преобразования аналоговых сигналов в цифровые.

Известен аналого-цифровой преобразователь с коррекцией в процессе поразрядного уравновешивания,(1J.

Недостатком его является невозможность преобразования сигналов за h-тактов.

Известен аналого-цифровой преобразователь с коррекцией динамических погрешно- 1ð стей, содержащий сравнивающие устройства, преобразователь кодов в напряжение, блок контрольных напряжений, схемы суммирования напряжений, логические схемы, генератор импульсов, распределитель тактовых импульсов, дополнительный преобразователь кода в напряжение, аналоговый выход которого подключен к схеме суммирования компенсирующих напряжений, а цифровой выход соединен с входом цифрового сумматора, на другой вход которого подключен цифровой выход основного преобразователя кода в напряжение:.(2).

Недостатком устройства является невысокое быстродействие за h-тактов. 25

Целью изобретения является повышение быстродействия.

Цель достигается тем, что в аналогоцифровой преобразователь, содержащий основной и дополнительный преобразовате- 30 ли кодов в напряжения с подключенными поразрядно регистрами, распределитель тактовых импульсов, вход которого соединен с выходом генератора тактовых импульсов, а его выходы соединены с входами разрядов регистров основного и дополнительного преобразователей кода в напряжения, аналоговый выход псрвого из которых соединен с входом первого блока сравнения и первыми входами блоков суммирования и вычитания, а аналоговый выход дополнительного преобразователя кода в напряжение соединен с вторыми входами блоков суммирования и вычитания, при этом выход последнего подключен к входу второго блока сравнения, а выход блока суммирования — к входу третьего блока сравнения, сигнальный вход которого соединен с входной клеммой и с сигнальными входами первого и второго блоков сравнения, введены логический элемент НЕ, блок кодирования старших разрядов и логический блок коррекции, при этом входы блока кодирования старших разрядов соединены с соответствующими входами логического блока коррекции и с выходами первого и третьего блоков сравнения непосредственно и через логический элемент

НŠ— с выходом второго блока сравнения и с другими входами логического блока

660240 коррекции, соответствующие выходы которого подключены к счетным входам и к входам установки нулей младших разрядов регистра основного преобразователя кода в напряжение, входы установки единиц старших разрядов которого соединены с соответствующими входами блока кодирования старших разрядов и с входами установки единиц регистра дополнительного преобразователя кода в напряжение, причем соответствующие выходы блока кодирования старших разрядов соединены с входами установки нулей 2К+1 старшего разряда и с входами установки единиц 2К старшего разряда регистра основного преобразователя кода в напряжение (где К— натуральный ряд чисел), вес второго разряда которого выбран равным весу младшего разряда регистра дополнительного преобразователя кода в напряжение, а блок кодирования старших разрядов содержит логические элементы И и 2И вЂ” ИЛИ, равные числу старших разрядов регистра основного преобразователя кода в напряжение, при этом соответствующие входы логических элементов 2И вЂ” ИЛИ соедин,-ны с соответствующими входными клеммами и со вторыми входами логических элементов И, первые входы которых подключены к входным клеммам, логический блок коррекции содержит логический элемент НЕ и логические элементы И, входы которых соединены с соответствующими входными клеммами и между собой.

На чертеже изображена функциональная схема одиннадцатиразрядного устройства.

Устройство содержит узел сравнсния 1, генератор 2 тактовых импульсов, распределитель 3 тактовых импульсов, основной преобразователь 4 кода в напряжение, регистр

5 (реверсивный счетчик), блок 6 кодирования старших разрядов, логический блок 7 коррекции, дополнительные регистр 8 кода и преобразователь 9 кода в напряжение, элемент НЕ 10. Узел сравнения 1 состоит из блоков сравнения 11, 12 и 13 и аналоговых блоков вычитания 14 и блока сложения 15. Устройство содержит также элементы совпадения 16 — 25, элементы 2И вЂ” ИЛИ

26 и 27 и элемент HE 28.

Выходы распределителя 3 соединены непосредственно со входами установки «единиц» младших разрядов регистра 5 и старших из пар в группе старших разрядов регистра 5, со входами регистра 8, через логический блок 6 кодирования старших разрядов со входами установки «нуля» старших из пар и входами установки «единиц» младших из пар разрядов регистра 5 и через логический блок 7 коррекции со счетными входами сложения и вычитания и входами установки «нуля» младших разрядов регистра 5. Выходы блока сравнения соединены с управляющими входами блоков 6 и 7.

15 0

Импульсом хо устанавливается начальное состояние, при этом старшие разряды рсгистров 5 и 8 устанавливаются в «единицы», все остальные разряды регистров 5 и 8 устанавливаются в «нулевое» положение (цепь установки «нулей» на чертеже не показана) . Вес старшего разряда дополнительного ПНК соответствует весу младшего разряда из старшей пары разрядов основного регистра 5, т. е. 10-му разряду основного ПНК.

Блоки сравнения 11, 12 и 13 вырабатывают сигналы «1», если U„ Uo+U, и «О», если U )Uo, U )Uo— — U„, U,(Uo+ U, ñîîòâåòñòâåííî.

Импульсами xr ... х4 производится поразрядное уравновешивание старших разрядов по два за один такт соответственно 11-ый разряд и 10-ый разряд, 9-ый разряд и 8-ой разряд, 7-ой разряд и 6-ой разряд, 5-ый разряд и 4-ый разряд.

Если в момент х U„.

5 сбрасывается в нулевое состояние, если

U,.)Uo, то 11-ый разряд остается в единичном состоянии.

Импульсом х> 10-ый разряд, младший из старшей пары разрядов регистра 5, устанавливается в единичное состояние через элемент 2И вЂ” ИЛИ 26 в случае, если U„) но импульс xr уcTBEIQBëèâàåò в единичное

> Uo+ U„Uo) U„) Uo — U, Одновременг o импульс х устанавливает в единичное состояние старший оазряд следующей пары основного регистра 5, выключает старший разряд и включает следующий по порядку разряд дополнительного регистра 8, вес которого соответствует весу младшего из пары определяемых в следующем такте разрядов основного ПНК, т. е. 8-го разряда.

Импульсом х производится поразрядное уравновешивание 5 и 4-го разрядов, установка в единичное состояние 3-го разряда регистра 5 и включение 3-го разряда дополнительного регистра 8.

На последних тактах хг, х,, х7 происходит коррекция процесса поразрядного уравновешивания. В момент действия х напряженис U„- соответствует четырем единицам младшего разряда. Если U„„

U.,(Uo — U„, то происходит коррекция на

4 единицы в сторону уменьшения, 3-й разряд регистра 5 остается в единичном состоянии, так как элемент совпадения 21 закрыт потенциалом с элемента НЕ 28 (отличие от ПНК без коррекции на +4 единицы). Импульс х проходит чсрсз элемент совпадения 18 на счетный вход вычитания в 4 разряд регистра 5 и уменьшает число в регистре на 8 единиц (отличие от ПНК без коррекции на — 8 единиц, а результирующее отличие от ПНК без коррекции на — 4 единицы) .

Если U,)Uo и U,„)Uo+U„,, то происходит коррекция на 4 сдиницы в сторону уве660240

55 личения. Так как элемент 21 закрыт потенциалом с узла сравнения 1, то импульс х нс проходит на вход установки нуля 3-го разряда, но проходит через элемент 19 на счетный вход сложения 3-го разряда регистра 5 (отличие от ПНК без коррекции на

+4 единицы) .

Если U>(U(Uo+U, то коррекция не происходит. Импульс х не проходит через элементы 21, 19 и 18 так как имеются запрещающиеся потенциалы с элементов 10, 13 и 12 соответственно, 3-ий разряд регистра 5 остается в единичном состоянии.

Если U< — U„(U(Uo, то коррекция не происходит. Элементы 18 и 19 закрыты потенциалами с элементов 12 и 13 соответственно. Импульс х проходит через элемент совпадения 21 и устанавливает 3-ий разряд регистра 5 в нулевое состояние.

Лналогично импульс х производит коррекцию на +2 единицы младшего разряда в случае необходимости.

Импульсом х в дополнительном регистре 8 включается и остается включенным до конца измерения младший разряд, имеющий равный вес со 2-м разрядом основнorо рerистра.

Последний импульс с распределителя импульс х при У„(У„ устанавливает в нулевое состояние 1-ый разряд регистра, при

У„)У„ поступает на счетный вход 1 разряда регистра 5 через элемент 24 и производит коррекцию на +1.

Следовательно, импульс х изменяет число в регистре 5 íà 1 единицу.

Таким образом, преобразование напряжения в одиннадцатиразрядный код с коррекцией динамических ошибок происходит вместо 11 тактов за 7 тактов.

Формула изобретения

1. Аналого-цифровой преобразователь с коррекцией динамических погрешностей, содержащий основной и дополнительный преобразователь кода в напряжение с подключенными поразрядно регистрами, распределитель тактовых импульсов, вход которого соединен с выходом генератора тактовых импульсов, а его выходы соединены с входами разрядов регистров основного и дополнительного преобразователей кода в напряжения, аналоговый выход первого из которых соединен с входом первого блока сравнения и первыми входами блоков суммирования и вычитания, а аналоговый выход дополнительного преобразователя кода в напряжения соединен с вторыми входами блоков суммирования и вычитания, при этом выход последнего подключен к входу

35 второго блока сравнения, а выход блока суммирования — к входу третьего блока сравнения, сигнальный вход которого соединен с входной клеммой и с сигнальными входами первого и второго блоков сравнения, отличающийся тем, что, с целью повышения быстродействия, в него введены логический элемент НЕ, блок кодирования старших разрядов и логический блок коррекции, при этом входы блока кодирования старших разрядов соединены с соответствующими входами логического блока коррекции и с выходами первого и третьего блоков сравнения непосредственно и через логический элемент НŠ— с выходом второго блока сравнения и с другими входами логического блока коррекции, соответствующие выходы которого подключены ксчетным входам и к входам установки нулей младших разрядов регистра основного преобразователя кода в напряжение, входы установки единиц старших разрядов которого соединены с соответствующими входами блока кодирования старших разрядов и с входами установки единиц регистра дополнительного преобразователя кода в напряжение, причем соответствующие выходы блока кодирования старших разрядов соединены с входами установки нулей 2К+1 старшего разряда и с входами установки единиц 2К старшего разряда регистра, основного преобразователя кода в напряжение (где К вЂ” натуральный ряд чисел), вес второго разряда которого выбран равным весу младшего разряда регистра дополнительного преобразователя кода в напряжение.

2. Преобразователь по п. 1, отличаюшийся тем, что блок кодирования старших разрядов содержит логические элементы И и 2И вЂ” ИЛИ, равные числу старших разрядов регистра основного преобразователя кода в напряжение, при этом соответствующие входы логических элементов

2И вЂ” ИЛИ соединены с соответствующими входными клеммами и со вторыми входами логических элементов И, первые входы которых подключены к входным клеммам, логический блок коррекции содержит логический элемент HE и логические элементы И, входы которых соединены с соответствующими входными клеммами и между собой.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство № 324705, кл. Н 03 К 13/17, 1970.

2. Авторское свидетельство № 439913, кл. Н 03 К 13/17, 1972.

660240

Редактор М. Афанасьева Составитель Л. Иурашов 1(орректоры: А. Галахова и JI. Брахнина

Заказ 826/8 Изд. № 280 Тираж 1059 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2