Устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью

Устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью

Иллюстрации

Показать все

Реферат

 

(61) ДОПОЛНИтЕлЬНоЕ R BBT. СВИ11-ВуВ473314 (22) Заявлено 010777 (21) 2501799/18-09 с присоединением заявки №вЂ” (23) ПриоритетОпубликована 30.0479. Бюллетень № 16 (Я) M. Кл. и 04 Ь 1/16

Государственный комитет

СССР по делам изобретений и открытий, (@) M 621. 394. 4 (088. 8) Дата опубликования описания 300479 (72) Автори изобретения

А. Г.Андрун1енко, В. И. Глушков, В. В. Федоренко, П.M. Табатчиков и В.А.Комиссаров (73) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ ПО ДВУМ

ПАРАЛЛЕЛЬНЫМ КАНАЛАМ СВЯЗИ В СИСТЕМЕ ПЕРЕДАЧИ

ДАННЫХ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ

Изобретение относится к передаче данных.

IIo ocHoBHoMy aBT.ñâ.Ð473314 известно устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью, содержащее блок повышения достоверности в каждом канале связи и блок управления повторением кодовых комбинаций, информационный 10 выход каждого блока повышения достоверности подключен к входу соответствующего накопителя и к соответствующему входу сумматора по модулю два, управляющий выход — к соответcòâóþùå- 15 му входу логической схемы, включенной на выход сумматора по модулю два, при этом выходы каждого накопителя подключены к соответствующим входам регистра выдачи информации через клю- 20 чевой блок, управляемый логической схемой, один из выходов которой подключен к управляющему входу блока управления повторением кодовых комбинаций Щ, 25

Однако в известном устройстве недостаточная точность приема.

Цель изобретения — повышение точности приема. 30

Для этого в устройство длн приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью, содержащее блок повышения достоверности в каждом канале связи и блок управления повторением кодовых комбинаций, информационный выход каждого блока повышения достоверности подключен к входу соответствующего накопителя и к соответствующему входу сумматора по модулю два, управляющий выход — к соответствующему входу логической схемы, включенной на выход сумматора по модулю два, при этом выходы каждого накопителя подключены к соответствующим входам регистра выдачи информации через ключевой блок, управляемый логической схемой, один из выходов которой подключен к управляемому входу блока управления повторением кодовых комби наций, введены блок памяти и компараторы, выходы которых подключены. к вхо; дам блока памяти и к управляющим входам ключевых блоков,при этом выход блока памяти соединен с первыми входами компараторов,к вторым и третьим входам которых подключены соответственно выходы логической схемы и дополнительные выходы накопителей.

660288

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит блоки повышения достоверности 1, 2, блок управления 3 повторением кодовых комбинаций, накопители 4,5, сумматор по модулю

1 ва 6, логическая схема 7, компара,оры 8, 9, блок памяти 10, ключевые блоки 11, 12, регистр 13 выдачи информации.

Устройство работает следующим 10 образом.

Двоичные символы кодовых комбинаций с информационных выходов блоков повышения достоверности (БПД) 1 и 2 в последовательном коде поступают в 15 накопители 4 и 5. Одновременно происходит поразрядное сравнение всех раз— рядов кодовой последовательности в сумматоре по модулю два 6, выход которого подключен к входу логической 20 схемы 7.8а вь3%оде схемы 14 2 и только 2 сигнал появляется только тогда, когда на входах ее имеется любая комбинация только из двух сигналов, т.е.сигнал верно из БПД1 и сигнал верно из БПД2, либо сигнал верно из БПД1 и сигнал несовпадения с выхода сумматора по модулю два

6, либо сигнал верно из БПД2 и сигнал несовпадения с выхода сумматора по модулю два 6. При наличии одного любого из перечисленных сигналов или всех трех сигналов на входе схемы 2 и только 2, на выходе ее сигнал не появляется.

Сигнал на выдачу подтверждения правильно принятой кодовой комбинации (квитанция), вырабатываемый схемой 14, поступает на вход блока управления 3 повторениями и одновременно на входы схемы И 15, И 16, на вторые 40 входы которых поступают сигналы верно из ЬПД1 и ЬПД2 соответственно. Если сигнал верно поступает только из БПД1, то сигнал опроса выделяется только на выходе схемы 45

И 15. Если сигнал верно поступает только из БПД2, то сигнал опроса выделяется только на выходе схемы И 16. Если сигнал верно поступил из БПД1 и БПД2 и кодовые комбина- 50 ции поразрядно совпали, то схема

И 15 вырабатывает сигнал опроса, поступающий на вход компаратора 8 и на инверсный вход схемы И 16, запрещающая сигнал на ее выходе. 55

Если сигнал верно поступил из

15ПЛ1 и БПД2 и произошло несовпадение к,лкслI >иGo разряде KoLQBQH комбинации, г.». на ныходе,мматора "10 Noдулю дна 6 появился сигнал несовпадение, то на выходе схемы 14 сигнал не появится, блок управления 3 повторениями квитанцию не выдает, на выходах схем И 15 или И 16 сигналы опроса не появляются.

Циклическии номер сообщения с выходов накопителей 4, 5 поступает на гервые входы компараторов 8, 9, На их вторые входы поступает циклический номер из блока памяти 10. На третьи входы поступают сигналы опроса с выходов схем И 15, И 16 . При совпадении циклического номера сообщения, поступившего из накопителей, с ожидаемым номером из блока памяти, на выходе соответствующего компаратора по1 вляется сигнал съем, открывающий лючевые блоки 11 или 12 и разрешающий выдачу информации из накопителя

4 или 5 потребителю через регистр 13 выдачи информации. Одновременно сигнал с выхода компаратора 8 или 9 поступает на вход блока памяти 10 и записывает в нем циклический номер следующего ожидаемого сообщения, тем самым подготовив устройство к приему нового сообщения. При несовпадении циклического номера сообщения, поступившего из накопителей, с ожидаемым номером из блока памяти, сигнал съем на выходах KoMIIcLpBTopQB не вырабатывается, и информация из накопителей потребителю не выдается.

Формула изобретения

Устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью по авт.св.9473314, о т л и ч а ю щ е е с я тем, что, с целью повышения точности приема, введены блок памяти и ком;тараторы, выходы которых подключены к входам блока памяти и к управляющим нхо— дам ключевых блоков, при этом нь>ход блока памяти соединен с перн;:>ми входами компараторон, к вторым и третьим входам которых подключены соответственно выходы логической схемы и дополнительные выходы накопителей.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9473314 кл. Н 04 Ь 1/16, 1972.

660288

Составитель Г.Серова

ТЕхред И. Петко . Корректор М . Демчик

Редактор Л. Гельфман

Филиал ППП Патент, г.ужгород, ул. Проектная, 4

Заказ 2136/9 Тираж 7 74 Подписное.ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5