Цифровой измеритель составляющих полного сопротивления

Цифровой измеритель составляющих полного сопротивления

Иллюстрации

Показать все

Реферат

 

Ач(,:,т -"й

МЬА

1111661406

ОП ИСАН

ИЗОБРЕТЕН

Союз Советских

Социалистицеских

Ресвубпик

К АВТОРСКОМУ СВИДЕТЕЛЬС (61) Дополнительное к авт. свид-ву— (22) Заявлено 26.11.76 (21) 2423115/18-2 с присоединением заявки Я - (23) Приоритет—

Опубликовано 05.05.79. Бюллетень М

Дата опубликования описаниия 15.05. (51) М. Кл.

G 01 R 27/00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК621.317..3 (088.8) (72) Авторы изобретения

П. П. Орнатский и Д. П. Орнатский (71) Заявитель

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ СОСТАВЛЯЮЩИХ

ПОЛНОГО СОПРОТИВЛЕНИЯ!

Изобретение относится к электроизмерительной технике, может быть применено для измерения составляющих комплексного сопротивления в широкой полосе частот с большим быстродействием.

Известен измеритель комплексного коэффициента передачи, содержащий инвертор, нуль-орган, связанный с блоком управления, который подключен к усилителям-ограничителям, первый из которых непосредственно, а второй через фазовращатель подключен ко входному зажиму устройства, который через выпрямитель, первый ключ, первый интегратор и второй ключ соединен со входом второго интегратора, причем управляющие входы ключей через блок управления подключены к третьему ключу, вход которого связан с генератором опорной частоты, а выход — со счетчиком импульсов (1).

Недостатком этого устройства является узкий диапазон измерения.

Цель изобретения — расширение диапазона измерения без снижения точности.

Эта цель достигается тем, что цифровой измеритель составляюгцих полного сопротивления, содержащий инвертор, нуль-орган, связанный с блоком управления, который подключен к усилителям-ограничителям, первый из которых непосредственно, а второй через фазоврагцатель подключен ко входному зажиму устройства, который через выпрямитель, первый ключ, первый интегратор и второй ключ соединен со входом второго интегратора, причем управляющие входы ключей через блок управления подключены к третьему ключу, вход которого связан с генератором опорной частоты, а выход— со счетчиком импульсов, снабжен двумя переключателями, двумя преобразователями, цепью вторичного двойного интегрирования, тремя ключами и источником опорного напряжения, соединенным с первым входом цепи вторичного двойного интегрирования и

15 через первый преобразователь — с блоком управления, вторым входом упомянутой испи и первым ключîм, связанным с олоком управления, причем один из неподвижных контактов первого переключателя соединен со вторым ключом, другой неподвижный кон20 такт через четвертый кгпоч соединен с выходом второго интегратора и одним неподвижным контактом второго переключателя, другой неподвияный контакт которого связан с выходом первого интегратора, а входная

661406 клемма через второй преобразователь подключена к пятому ключу и последовательно соединенным инвертору и шестому ключу", пятый и шестой ключи соединены со входом второго интегратора и блоком управления.

Цепь вторичного двойного интегрирования содержит интегратор, нуль-орган и два ключа, включенных между соответствующим входом устройства и входом интегратора, выход которого подключен к нуль-органу, а оба ключа, интегратор и нуль-орган связаны с блоком управления.

Блок управления содержит триггер со счетным входом, схемы совпадения, перекрестный переключатель на два входа и два выхода и два синхронно переключаемых переключателя, причем вход триггера подключен к выходу первого усилителя-ограничителя, а каждый из выходов соединен с одним из входов двух схем совпадения соответственно, вторые входы первых двух схем совпадения один непосредственно, а другой через инвертор соединены с подвижным контактом третьего переключателя, первый и второй неподвижные контакты которого подключены соответственно к выходам первого и второго усилителей-ограничителей; выходы вышеупомянутых первых двух схем совпадения через перекрестный переключатель подключены к управляющим входам пятого и шестого ключей, вторые входы других двух схем совпадения один непосредственно, а другой через инвертор соединены с выходом первого нуль-органа; выход схемы совпадения, подключенной к выходу нуль-органа, через инвертор,соединен с нулевыми входами первых двух интеграторов, а выход другой схемы совпадения подключен к подвижному контакту первого переключателя и к управляющему входу ключа, включенного между выходом первого преобразователя и входом дополнительного интегратора, а также к первому неподвижному контакту четвертого переключателя, подвижный контакт которого соединен с управляющим входом ключа, включенного между счетчиком импульсов и генератором опорной частоты, и к первым входам двух третьих схем совпадения, два других входа которых соединены один — непосредственно, а другой через инвертор с выходом нуль-органа вторичной цепи двойного интегрирования, причем выход схеми совпадения, непосредственно соединенной с выходом второго нуль-органа, подключен к упра вляющему входу ключа, включенного между источником опорного чапряжения и входом дополнительного интегратора, а также ко второму неподвижному контакту четвертого переключателя; выход другой схемы совпадения соединен с нулевыми входами первого преобразователя и дополнительного интегратора, причем управляющие входы первого ключа и первого преобразователя соединены со вторым выходом триггера.

Структурная электрическая схема цифрового измерителя составляющих полного сопротивления представлена на чертеже.

Вход преобразователя полного сопротивления 1 соединен со входной клеммой устройства, а выход — со входом интегратора 2 через ключ 3 и через последовательно соединенные инвертор 4 и ключ 5. Вход интегра. тора 2 соединен через ключ 6 с выходом интегратора 7, вход которого через последовательно соединенные выпрямитель 8 и ключ

9 подключены ко входу устройства. Выход интегратора 2 соединен через ключ IO co входом интегратора 7. Выходы интеграторов

7 и 2 подключены соответственно к контактам «а» и «б» переключателя 11, контакт

«в» которого соединен со входом нуль-органа 12. Управляющие входы ключей 10 и 6 подключены соответственно к контактам «а» и «б» переключателя 13. Переключатели 11 и 13 переключаются синхронно. Вход усилителя-ограничителя 14 соединен со входом устройства, а выход — со счетным входом триггера 15. Первый выход триггера 15 подключен к одному из входов схем совпадения ! 6 и 7, вторые входы которых соответствен15

20 но — один через инвертор 18, другой не25 посредственно — соединены с контактом «в» переключателя 19, контакт «а» которого подключен к выходу усилителя-ограничителя 14, а контакт «б» через последовательно соединенные фазовращатель 20 и усилитель30 ограничитель 21 подключен ко входу устройства. Выходы схем совпадения 16 и 17 через перекрестный переключатель 22 соединены с управляющими входами ключей 3 и 5. Второй выход триггера 15 подключен к

35 одному из входов схем совпадения 23 и 24.

Второй вход схемы совпадения 23 соединен с выходом нуль-органа 12 через инвертор

25. Выход схемы совпадения 23 подключен ко входам «зануления» интеграторов 2 и 7.

Выход нуль-органа 12 соединен со вторым

4О входом схемы совпадения 24, выход которой подключен к контакту «в» переключателя 13 и к управляющему входу ключа 26, включенного между выходом преобразователя «период-напряжение» 27 и входом интегратора

28. Источник опорного напряжения 29 че4 рез ключ 30 также подключен ко входу интегратора 28, выход которого через нульорган 31 соединен с одним из входов схемы совпадения 32, и через инвертор 33 -- с одним из входов схемы совпадения 34. Выход схемы совпадения 34 подключен ко входам «зануления» интегратора 28 и преобразователя «период-напряжение» 27. Выход схемы совпадения 24 соединен с контактом

«а» переключателя 35 и со вторыми входами схем совпадения 34 и 32, выход последней подключен к управляющему входу ключа 30, а также к контакту «б» переключателя 35.

Контакт «в» переключателя 35 соединен с управляющим входом ключа 36, -включенного между генератором опорной частоты 37

661406 и счетчиком импульсов 38. Переключатели

19 и 35 переключаются синхронно. Управляющие входы ключа 9 и преобразователя

«период-напряжение» 27 соединены со вторым выходом триггера 15. Ключи 26, 30, интегратор 28 и нуль-орган 31 образуют цепь вторичного двойного интегрирования 39.

Триггер со счетным входом 15, элементы логики 16 — 18, 23 — 25, 32 — 34, переключатели 19, 35, 22 образуют блок управления 40.

Работу устройства рассмотрим на примере получения цифрового отсчета, пропорционального составляющей полного сопротивления для случая, когда она носит частотнозависимый характер. Выходное напряжение преобразователя полного сопротивления в наиболее общем случае состоит из двух квадратурных напряжений (одно из них в фазе со входным или противофазно входному), амплитуда которых прямо (или обратно) пропорциональна либо измеряемому параметру полного сопротивления, либо произведению частоты входного сигнала на измеряемый параметр полного сопротивления (частотнозависима квадратурная составляющая), сдвиг фаз q между входным и выходным напряжением преобразователя полного сопротивления может быть в пределах +-90 .

В зависимости от знака сдвига фаз перекрестный переключатель 22 соединяет выход схемы совпадения 16 с управляющим входом ключа 3 и выход схемы совпадения 17 — с управляющим входом ключа 5 (если <р)0) и наоборот, если q> - О.

Следует сразу оговориться, что все усилители-ограничители, нуль-органы (представляющие собой также усилители-ограничители), интеграторы, элементы совпадения — инвертирующие, ключи открываются низким потенциалом по управляющему входу, а фазовращатель 20 — интегрирующая цепь. Переключатели 11 и 13 находятся в первом положении (т.е. соединены контакты а и в), если зависимость между амплитудой квадратурных составляющих выходного напряжения преобразователя 1 и измеряемым параметром обратно пропорциональная, и во втором положении (т. е. соединены контакты б и в), если она прямо пропорциональная. Переключатели 19 и 35 находятся в первом положении, если определяется синфазная составляющая выходного напряжения преобразователя 1, и во втором положении, если квадратурная (частотнозависимая).

Если переключатели 11 и 13, 19 и 35 .находятся во втором положении, т. е. соединены контакты 2 и 3, триггер 15 управляется по счетному входу усилителем-ограничителем 14 и изменяет свое состояние по нуль-переходам входного сигнала устройства с минуса на плюс. Во время существования высокого потенциала на первом выходе триггера 15 выходное напряжение усили10

30

55 теля-органичителя 21 изменяет выходное напряжение схем совпадения 16 и 17.

В течение времени существования низкого потенциала на выходах схем совпадения

16 и 17 ключи 3 и 5 открываются, «беспечивая поступление на интегратор 2 соответствующих участков выходного напряжения преобразователя 1 и инвертора 4.

В течение этого же периода напряжение со второго выхода триггера 15 держит открытым ключ 9, обеспечивая заряд интегратора 7 выходным напряжением двухполупериодного выпрямителя 8, а также заряд преобразователей «период-напряжение» 8 и

27.

По окончании периода интегрирования триггер 15 изменяет свое состояние, и теперь высокий потенциал появляется на его втором выходе. При этом на выходе схемы совпадения 24 позникает низкий потенциал как результат совпадения высокого потенциала с нуль-органа 12 и со второго выхода триггера 15, обеспечивая открывание ключей 6 и 26. Начинается разряд интегратора

2 выходным напряжением интегратора 7 (последний находится все это время в режиме памяти) и заряд интегратора 28 выходным напряжением преобразователя «период-напряжение» 27 (последний также находится это время в режиме памяти).

По окончании разряда интегратора 2 на входе нуль-органа 12 появляется низкий потенциал. При этом на выходе схемы совпадения 23 также появляется низкий потенциал, обеспечивающий восстановление нача1bных условий интегрирования интеграторов

2, 7 и удержание их до начала следующего периода интегрирования. На выходе схемы совпадения 24 в это время появляется высокий потенциал, ключи 6 и 26 закрываются, а на выходе схемы совпадения 32 появляется низкий потенциал, как результат совпадения высокого потенциала с нуль-органа 3! и со схемы совпадения 24. Ключи 30 и 36 открываются, начинается разряд интегратора

28, в течение которого в счетчике 38 накапливаются импульсы от генератора 37.

В конце интервала на выходе нуль-органа 31 появляется низкий потенциал, что вызывает изменение потенциалов на выходе схем совпадения 32 и 34. В результате ключ

30 закрывается, а в интеграторе 28 и преобразователе 27 восстанавливаются начальные условия интегрирования, которые сохраняются там низким выходным напряжением схемы совпадения 34 до начала следующего .интервала интегрирования. В счетчике 38 и конце интервала времени получают код.

Отсчет счетчика 38 возобновляется через период входного сигнала. Он не зависит от частоты и амплитуды входного сигнала. При других положениях переключателей схема функционирует аналогичным образом.

Следовательно, введение в структуру прототипа переключателей, двух преобразова661406 тслей «llc риод-напряжение» и цепи вторичного двойногo интегрирования позволяет расширить функциональныс возмож!гс>сти устройства — измерять составляющие полного сопротивления исследуемых цепей. При эточ ооеспечивается быстродействие. г>(>1>,!1(1>!а ll300peтения

1. Цифровой измеритель составля)ощ Ix пол>юго сопротивления, содержащий инвертор, нуль-oploí, связанный с блоком управлеш)я, которы I подключен к усилителям-о1раничитслям, первый из которых непосрс:I,ственно, а второй через фазовращатель подключеH ко Bxo1íoi(ió зажиму устройства, который через выпрямитель, первый кл>оч, первый интегратор и второй ключ соединен со входом второго интегратора, причем управляющие входы ключей через блок управления 110.1êëêíåiiû к третьему ключу, вход которого связан с >енератором опорной частоты, а выход — со счетчиком импульсов, отлича!Огцггй! с51 тем, что, с целью расширения диапазона измерения без снижения точности, 0Н снабжен двучя переключателями, двумя преобразователями, цепью вторичного двойного интегрирования, тремя ключами и источником опорного напряжения, соединенным с первым входом цепи вторичного двойного интегрирования и через первый преобразователь — с блоком управлен!я, Bfорым вхо,1ом упомянутой цепи и первыч ключоч, связанным с блоком управления, при эточ один из неподвижных контактов первого переключателя соединен со вторым ключом, другой неподвижный контакт через чет35 вертыи ключ соединен с выходом второго интегратора и одним неподвижным контактом второго переключателя, другой неподвижный контакт которого связан с выходом первого интегратора, а входная клемма через второй преобразователь подключена к 4р

1;яточу ключу и последовательно соединен>1ь!х инвертору и шестому ключу, при этом пятый и !Иестой ключи соединены со входом

B>Topol интегратора и с блоком управления.

2. Устройство но п. 1, отличающееся тем, что цепь вторичного двойного интегрирова- 4 ния содержит интегратор, нуль-орган и два ключа, включенных между соответствующим входом устройства и входом интегратора, выход которого подк<почен к нуль-органу, а

0о а к.1 юч d, и I i Tc г р а то р 11 I i у ..1 ь — О р гя н с В я 3 я - 0 ны с олоком управления.

3. Устройство по п. 1, or if<><àþùååñÿ тем, что блок управления содержит триггер со счетным входоч, cxo33I совпа>1е>!Ия, переKPCCTIII>IH IIC P(. КЛ10ЧЯТСЛЬ IIB ДВЯ ВХОДЯ И ДВЯ вi>lxî,1;I и два синxðîiiíо переклlîчаемых переклк> штсля, причем Вход триггера Водке!ючен к вы. о1у первого у< илитсг!я-01 ðàíè÷èòåëÿ, а кяж;(ый из выходов сос,.ц!нсн с одним из Вхо,10 В,1В>, Х СХС>1 <. 0 13ПЯ;1(. II II>3 СООТВЕTCTBC>II НО, вторыс !!ходы пер!31!х двух axe!I совпадения один пспосрсд(твснш>. 1 другой через ин-!

)с ртор сосдинс ны с подни I(III iiI контакточ третьего псрск.110 !я fcля, первый и второй неподвижныс контакты которого !И>дкл!очены ooTBcòñòBñ III!0 к Вы.<одач первого и второго уси !!!To,)с!1-0! р;1«»t ТЫХ ПСРВЫ." ДВУХ <. ХC )I СОIÇЦf! Ц 1IИЯ через перекрс стпый псрекл!очатс,>ь f1<);II(;110чены к управля!ощим входач пятого ll ulecтого ключей, вторыс входы дру(ч!х;ц)уx cx<>м совпадения один нен(>срсдствснно, я друг<)II ерсз инвсртор сосдинсны с !3!.!хо,той! псрш>го нуль-органа, при !см !3! !хо,! схсчы сош<ядения, подкл)оченной к Выходу нуль-Opl аня через инвеpT()p, сос Illllc ll с нуле(31,1ми Входами Iicрвых двух интеграторов, я выход

ДРУГОЙ СХЕ. 1Ы COBII I,(С НИЯ 110,11<, IЮЧСII К П01виж(гому контакту псрвого перекл!очате.(я и к управ IHIOIIIåìó входу ключа, включенIIoI o между Выходом первого преоорязователя и входом дополнитсльн(но IIIITc ãð1Tof7а, а также к первому неподвижному контакту четвертого переключателя, подвижный контакт которого соединен с управляющим входом ключа, включенного между счетчиком импульсов и генератором опорной частоты, и к первым входам двуx третьих схеч сoBпадения, два других входа которых соединены один непосредственно, а другой через инвертор с выходоч нуль-органа вторичной цепи двойного интегрирования, причем выхОД, схемы совпадения, непосредственно соединенной с выходом второго нуль-органа, подключен к управляющему входу ключа, включенного между источником опорного напряжения и входом дополнительного интегратора, а также ко второму неподвижному контакту четвертого переключателя, выход другой схемы совпадения соединен с нулевыми входами первого преобразователя и дополнительного интегратора, причем управляющие входы первого ключа и первого преобразователя соединены со вторым выходом триггера.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

i¹ 5! 6975, G 01 R 27/28, 15.08.75.

661406

Редактор Б. Федотов

Заказ 2440/43

Со став ител ь В. Скоробогатов а

Техред О. Луговая Корректор О. Билак

Тираж 1089 Подписное

ЦН И И П И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП <Патент>, г. Ужгород, ул. Проектная, 4