Арифметическое устройство

Арифметическое устройство

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

Опубликовано 050579. Бюллетень Ио 17 (51)М. Кл.

G 06 F 7/38

Государственный комитет

СССР по делам изобретений и открытий (53) УДК б81.325 (088. 8) Дата опубликования описания 080579 (72) Авторы

ИЗОбрЕтЕНИя A. М. Оранский, Б. B. Немытов, В.A. Вирт и N. С. Лозовик (7() Заявитель

Минский радиотехнический институт (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО и

П

hh тк

КИ (0

М

Х;

:знаннннн Х= и "к кч (где N=N - 1), ИзобретЕние относится к вычислительной технике и может найти применение в специализированных вычислительных устройствах предназначЕнных для выполнения многосвязных операций

Известны арифметические устройства цифровых вычислительных машин (1)и(2).

Так каждое из таких устройств содержит два регистра, сумматор, соот- 1э ветствующим образом соединенные.

Каждое из этих устройств предназна.ченО для в61ПОлнения тОлькО ОднОй операции — умножение или деление. н 20

Недостатками этих устройств является ограниченность функциональных воз» можностей, т. е. исключено одновременное выполнение операций умножения и деления, каждое из устройств обрабатывает одновременно не более двух операндов (делимое и делитель, или множимое и множитель).

Наиболее близким аналогом является арифметическое устройство, содержащее блок управления, регистр и сдвигающесуммирующий блок, причем выход блока управления соединен с управляющими входами регистра и сдвигающе-суммирующего блока, информационный вход регистра и первый и второй информационные входы сдвигающе-суммирующего блока подключены к соответствующим входам устройства, выход регистра, а также первый и второй выходы сдвигающе-суммирующего блока подключены ко входам блока фправления (3).;.

Недостатком устройства является низкое быстродействие при вычислении т. к. вычисление для N > 2, M 1 производится в несколько этапов, используя предыдущий результат в качестве одного из сомножителей для последующего вычисления, т.е. при вычислении зависимости, например, вида d= а-с.е и

Q. rn- u сначала вычисляем с) =с с

«då затем с) =- Е затем д = 3 " у пт являющееся искомым результатом.

6615

Целью изобретения является повышение быстродействия при вычислении зна ангй Z= „;,где M=N — 1.

П к=

Поставленная цель достигается тем, что арифметическое устройство дополнительно содержит (N — 2) сдвигающесуммирующих блоков, (N - 1) схем срав нения, причем управляющие входы одни- 10 гающе-суммирующих блоков соединены с выходом блока управления, первые и вторыс информационные входы сдвигающе-суммирующих блоков подключены к соответствующим входам устройства, 15 выход регистра соединен с первым входом первой схемы сравнения,втброй вход которой соединен с первым выходом перногб сдвигающе-суммирующего блока, первый вход i-й схемы сравнения (1=2,...,11-1) подключен ко вто-. рому выходу 1-го сдвигающе-суммирующего блока, а второй вход — к первому выходу (i + 1)-го сдвигающе-суммирующего блока,,выход (N — l)-го сдвигающе †суммирующе блока подключен к выходу устройства, ныходы схем сравнения, а также первые и вторые выходы сдвигающе-суммирующих блоков подключены ко входам блока управления.

ЭО

Поставленная цель достигается также тем, что каждый сдвигающе-суммирующий блок содержит регистры и сумматоры, причем первый информационный вход блока подключен ко входу первого ре- 85 гистра и первому входу первого сумматора, второй информационный нход блока подключен ко входу второго регистра и первому входу. второго сумматора, ныходы первого и второго 40 регистров подключены соответственно ко вторым входам первого и второго сумматоров, выходы которых соединены соответственно с первым и вторым выходами блока, УпРавляющие входы сум- 45 маторов и регистров подключены к управляющему нходу блока.

На фиг. 1 изображена блок-схема арифметического устройства. На фиг.2схема сдвигающе-суммирующего блока.

Арифметическое устройство содержит регистр 1,N — 1 сдвигающе-суммирующих блоков 2,N — 1 схем сравнения чисел 3, блок управления 4., Информационный вход 5 регистра 1 и информационные входы 6,7 сдвигающе- 56 суммирующих блоков 2 подключены к соответствующим входам арифметического устройства, а выход 8 последнего сдвигающе-суммирующего блока подключен к выходу устройства.

Выход блока управления 4 соединен с управлрющим входом 9 регистра 1 и с управляющими нходами 10 сдвигающесуммирующих блоков 2, нМход регистра

1 соединен со входом ll первой схемы

49 4 сравнения 3, вход 12 которой соеди- нен .с выходом 13 первого сдвигающесуммирующего блока 2, нходы 11 и 12

i-x(i=2„...,N-1) схем сравнения 3 соединены соответственно с выходами

8 и 13 соответственно (i — 1)-го и

i-го суммирующе-сдвигающих блоков 2, выходы всех схем сравнения 3, выход регистра 1, выходы 8 и 13 суммирующесднигающих блоков 2 подключены ко входу блока управления 4.

Каждый сдвигающе-суммирующий блок

2 содержит регистры 14,15 и сумматоры

l6,17. Вход регистра 14 и первый вход сумматора 16 подключены ко входу 6 блока. Вход региотра 15 и первый вход сумматора 17 подключены ко входу 7 блока, управляющий вход 10 которого соединен с управляющими входами регистров 14,15 и сумматоров 16,17, а выходи 13 и 8 соединены соответственно с выходами сумматоров 16 и 17.

Вторые входы сумматоров 16 и 17 подключены соответственно к выходам регистров 14 и 15.

В устройстве использован метод выполнения многосвязных операций вида.П X.

z: l м

П ( к= причем она выполняется за время од.— ного умножения или деления, Операнды

Х и «L представлены в нормальной форме (х=х„,10 ), тогда мантиссы и р операндов будут расположены на отрезке (0,5,1) . представим в виде числового ряда преобразование, которое переводит величину Y в Х следующим образом:

-!,(Х <,«),о= i. g< <.==э Д (Ж„ ) (1)

1 (4„ М=У„„ Ч 1 1((..2 к" (2)

Аналогичное преобразование величины Х дает

) д (2(1р 2 .+ .х .2 1 (3) q q << Q)„.(с „) >О к „,„,+,если с „„., q, „. со следующая пара операндов прео6разуется аналогично

2, (+1 2) (Чг2 j (2 2 (в)

3,+м "3 1++2 "э.2 " (б) где } д „>> (g „ l„ULl2 „.- X а q,ù.= - +я,g „Ч,„>О

1П., ЕСЛИ а, 1

1П„„+(,ЕСЛИ q,, <,>

2,1-4 2, Последующие пары преобразуются ана логично. так для последней пары можно записать

" + ="« Чщ,

%а,1=э%" (с щ,1 1 1 с я,= "д,,-Yi„„. (й)

Ч1 g с " Ч щ,j q Ч щ,j .>О 5 1 -1 " %в,1+ Ч vni О . В общем случае количество выполнений соотношений (1) — (12) определяется разрядностью результата вы- 10 числений, т.е. если разрядность уст. Ройства и, то i=1 и. Выполнение многосвязных операций представляет собой .итерационный процесс, реализующий зависимости (1) †(12) и состоит 15 из однотипных шагов.

Устройство работает следующим образом.

В устройство через информационные входы подаются операнды— на вход 5 регистра 1 число Х, числа

Х вЂ” Х+ подаются на информационные

2 входы 7 сдвигающе-суммирующих блоков

2, а У„-. Y на информационные входы 6 сдвигающе-суммирующих блоков 2. Внутри блока 2 каждый операнд поступает в соответствующий сдвигающий регистр

14 или 15 и сумматор 16 иги 17 одновременно. В регистрах 14 и 15 блоков

2 на каждом итерационном .шаге получается величийа, соответственно

Причем для первого шага (i — 1), значения К, т,... q принимаются равными едйнице (4), (8), (12), а

:значения qy o с(2 o с(, <определяют

35 ся одновременно соответствующимл схемами сравнения 3 и подаются на вход блока управления 4, в соответствии со значениями которых блок управления 4 вырабатывает сигналы, 40 поступающие параллельно на управляющие входы 10 сдвигающе-суммирующих блоков 2, в соответствии с которыми соответствующие сумматоры 16,17 внутри блоков 2 параллельно проводят операцию суммирования (или вычитания) содержимого сумматоров 16,17 и содержимого соответствующих регистров

14, 15, сдвинутого предварительно на один разряд и поступающего по сигналу блока управления 4 с выхода регистров 14,15 на входы соответствующих сумматоров 16,17 с сохранением значений этой информации в регистрах 14,15.

На этом заканчивается первый IQar выО числений.

Второй шаг (i — 2), как и все последующие, начинается с определения схемами сравнения 3 значений q, „, 11

q, с щ,, которые для второго шаЬа (i - 2) запишутся как с(,„„, 60 с „. Соответствующие сигналй со схем сравнения 3 поступают в блок управления 4, в котором по сигналам, соответствующим значениям с(,„1, с . .. с1, „, с учетом значений 1| 2,1

49 6 с(„д, с,..., с(, от предыдущего шага вычислений вырабатываются значения ю„, ..., )„(4), (8), (12), в соответствии с которыми в регистрах

14,15 блоков 2 производится сдциг инФормации,,имеющейся в них от предыдущего шага вычислений, и поступает в соответствующие сумматоры 16, 17 блоков 2 для сложения (или вычитания) с содержимым сумматоров 16,17, полученным на предыдущем шаге вычислений, в зависимости от значений с, Я, „... с,„„. ВтоРой шаг вычис1,1 лений закончен., После выполнения последнего n-ro шага вычислений в блоке 2 зафиксирован требуемый результат 2, который снимается с выхода 8 этого блока.

Определение знака результата Z осуществляется блоком управления 4 путем анализа состояний знаковых разрядов регистра 1 и сумматоров 16,17, входящих в состав сдвигающе-суммирующих блоков 2, значения которых поступают на вход блока управления 4 с выхода регистра l выходов 8,13 сдвигающе-суммирующих блоков 2 и выработки знака Х логической схемой, входящей в состав блока управления 4, работающей на основании метода свертки по модулю 2. Причем, дополнительных временных. затрат на определение знака не требуется, Значение знака заносится в знаковый разряд выхода устройства.

В общем случае максимальная относительная погрешность вычислений на предлагаемом устройстве оценивается зависимостью

I д «l1»вЂ”

z 2 где,Π— число операндов .

Объем аппаратурных затрат определяется количеством информационных входов устройства.

В тех случаях, когда количество операндов меньше количества информационных входов устройства, нужно на оставшиеся входы подать единицы.

Отсюда следует, что на устройстве также можно проводить операции возведения в степень, получения обратных величин.

Время вычисления устройства определяется величиной т ит +пт„ где Т вЂ” время одного сложения двух чиселу

Т вЂ” время такта сдвига на один

С разряд;

n — разрядность устройства.

По сравнению с известными устройствами данное устройство имеет более высокое быстрОдействие при вычислеН ,Il нии

661549

Формула изобретения

1. Арифметическое устройство, содержащее блок уПравления, регистр и сдвигающе-суммирующий блок, причем выход блока управления соединен с управляющими входами регистра и сдвигающе-суммирующего блока, информационный вход регистра и первый и второй информационные входы сдвигающе-суммирующего блока подключены к соответствующим входам устройства, выход регистра, а также первый и второй выходы сдвигающе-суммирующего блока подключены ко входам управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при вычислении значений (где И=N — 1), устройство дополнительно содержит (N — 2) сдвигающе-суммирующих блоков, (N — 1) схема сравнения, причем управляющие входы сдвигающе-суммирующих блоков соединены с выходом блока управления, первые и вторые информа ционные входы сдвигающе- суммирующих блоков подключены к соответствующим входам устройства, выход регистра соединен с первым входом первой схемы сравнения, второй вход которой соединен с первым выходом первого сдвигающе-суммирующего блока, первый вход i-й схемы сравнения (i=2,N — 1), подключен ко второму выходу i-го сдвигающе-суммирующего блока, а второй вход — к первому выходу (i + 1)-го сдвигающе-суммирующего блока, выход (N — 1)-го сдвигающе-суммирующего блока подключен к выходу устройства, выходы схем сравнения, а также первые и вторые выходы сдвигающе-суммирующих блоков подключены ко входам блока управления.

2. Арифметическое устройство по

10 п. 1, о т л и ч а ю щ е е с я тем, что сдвигающе-суммирующий блок содержит регистры и сумматоры, причем первый информационный вход блока подключен ко входу первого регистра и первому входу первого сумматора, второй информационный вход блока подключен ко входу второго регистра и первому входу второго сумматора, выходы первого и второго регистров подключены соответственно ко вторым входам первого и второго сумматоров, выходы которых соединены соответственно с первым и вторым выходами блока, управляющие входы сумматоров и регистров подключены к управляющему

25 входу блока.

Источники информации, принятые во внимание при зкспертизе .1. Каган Б.М. и др. Цифровые вычислительные машины и системы, И., ЗО Энергия, 1973, с. 329-348.

2„ Хетагуров Я.А. и др. Основы инженерногО проектирования УЦВМ, И., Сов.радио, 1972, с. 142, 3. Авторское свидетельство СССР

Р 553614, кл. G 06 Г 7/38, 1974, 661549 г

Ь х„

Уигл

Составитель В. Березкин

Редактор Э. Губницкая Техред З.Фанта

Корректор О Билак

Заказ 2476/51

Тираж 779 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4