Ячейка памяти для буферного регистра

Ячейка памяти для буферного регистра

Иллюстрации

Показать все

Реферат

 

<>661606 (61) Дополнительное к авт. саид-ву (22) Заявлено040276 (2>) 2321544/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 050579. Бюллетень ¹ 17

G 11 С 11/OO

G 11. С 19/00

Государственный комитет

СССР ио делам изобретений и открытий (5З) Ю (681.327. 67 (088.8) Дата опубликовании описания 0505.79 (72) Авторы A.È.Бахштаб, В. И,Варшавский, В.Б,Мараховский, В.А. Песчанский, изобретения

Л.Я.Розенблюм, Н.A.Ñòàðoäóáöåâ и Б.С.Цирлин (7/) ЯаяВИтЕлЬ Государственное союзное конструкторско-технологическое бюро по проектированию счетных машин (54 ) ЯЧЕЙКА HAMHTH ДЛЯ БУФЕРНОГО РЕГИСТРА

На чертеже представлена схема предложенной ячейки памяти для буферного

; ре ги стра,, Ячейка памяти содержит элементы

И-2ИЛИ-НЕ.1-3 с элементами И 4-9.

Входы первых элементов И 5-9 каждого элемента И-2ИЛИ-НЕ соединены с выхоДами двух других элементов И-2ИЛЙ-НЕ.. Цель изобретения — повышение быстродействия ячейки памяти. 30

Изобретение относится к области автоматики и вычислительной техники, Известен буферный регистр, каждый разряд которого состоит из двух С- блоков и одного элемента ИЛИ-НЕ )1), Такие буферные регистры используются, например, в качестве последо- . вательных регистров типа Р1ребпе".

Вводимая в. них порция информации проталкивается к выходу, причем время, через которое она появляется на выходе, зависит как от собствен- . ных {реальных) задержек элементов регистра, так и от его заполнения.

Наиболее близким техническим ре- 15 шением к изобретению является ячейка памяти для буферного регистра, построенная на основе трехстабильного триггера на элементах И-2ИЛИ-НЕ, причем в этой схеме входы только пер 2О вого элемента И каждого их трех элементов И-2ИЛИ-НЕ соединены с выходами двух других элементов И-2ИЛИ-НЕ (2) °

Недостатком таких устройств явля- 25 ется сравнительио низкое быстродействие.

Поставленная цель достигается тем, что в ячейке памяти для буферного регистра, содержашей три элемента

H-2ИЛИ-,.HF, и входные шины. Входы vepвого элемента И каждого элемента

И-2ИЛИ-HE соединены с выходами двух других элементов И-2ИЛИ-НЕ. Первые входы вторых элементов И первого и третьего элементов И-2ИЛИ-НЕ соединены с первой входной шиной. Второй вход второго элемента И первого эле" мента И-2ИЛИ-НЕ и первый вход второго элемента И второго элемента И-2ИЛИНЕ соединены со второй входной шиной.

Третий вход второго элемента И первого элемента И-2ИЛИ-НЕ соединен с третьей входной шиной, а вторые, третьи и четвертые входы вторых элементов И второго и третьего элементов

И-2ИЛИ-HF — соответственно с четвертой, пятой и шестой входнйми шинами.

В предложенной ячейке памяти время записи (стирания) составляет 2 1; р

10 (à — средняя задержка одного элемента), поскольку в каждом из этих случаев происходит последовательное изменение значений сигналов на выхо" дах двух элементов И-2ИЛИ-HE.

Формула. изобретения

Ф

„;„2 2 в;„) Ц1ИИПИ Заказ 2486/54 Тираж 680 Подписное

Филиал ППП Патент, r. Ужгород, ул.Проектная,4

3 6616

Первые входы вторых элементов И 4 и

8 первого и третьего элементов

И-2ИЛИ-НЕ соединены с первой входной шиной 10, Второй вход второго элемента И 4 и первый вход второго элемента И б соединены со второй входной шиной 11, третий вход второго элемен- 5 та 4 соединен с третьей входной шиной

12. Вторые третьи и четвертые входы вторых элементов б -и 8 соединены со-:, ответственно с четвертой 13, пятой

14.и шестой 15 входными шинами.

Предлагаемая ячейка памяти имеет три устойчивых состояния:

Ъ.„=О, =l =1 — информация в разряде отсутствует, и

Ь„41, „=1, - „=0 — в разряде записайа 1,, =1, g =О, ) =1 — э разряде записан 0 .

1 1

Состояние 1-ro разряда обозначим . (ф, у., ) . Заметим, что запись .: » 1 в 1 -й разряд (переход из состояния 011 э состояние (110) осуществляется через транзитное (неустойчивое) состояние 010, т.е. последним изменяется сигнал 1)„ на выходе эле- 25 мента 1, Запись 0 . 1--й разряд (переход из состояния 011 в состояние 101) осуцествдяется через транзитное состояние 001, т.е. последним также изменяется сигнал 1 на выходе 30 элемента 1.

-1акиМ обр@зом, признаком того, что информация э "й разряд записана, является Ь; =1.

Стирание информации (переход из состояния 110 или 101 в состояние

011) осуществляется соответственно через те же транзитные состояния.

При этом процесс стирания информации заканчивается переходом э 1 зна40 чения сигналов ; или 4„: на выходе одного из элементов 2 или 3: Таким образом, признаком того, что стерта информация в 1 -м разряде, является .= .1, 1 i

Запись информации в 1-ый разряд (по входам ч;,, „ „ ) по шинам 10 й.

06 4

11 возможна, когда 9;+1 = 3„+,,= 1 (информация э (4+1) -ом разряде стерта) и )1 =1 (информация в (1-1) -ом разряде записана) .

Стирание информации в 1-ом разряде возможно, когда Ъ л

1+1 1-1 1-1

Ячейка памяти для буферного регистра, содержацая три элемента И-2ИЛИ-HE и входные шины, входы первого элемента И каждого элемента И-2ИЛИ-НЕ соединены с выходами двух других элементов И-2ИЛИ-HE о т л и ч а ю ш е еI с я тем, — что, с целью повышения быстродействия ячейки, в ней первые входы вторых элементов И первого и третьего элементов И-2ИЛИ-HE соединены с первой входной шиной, второй вход вто/ рого элемента И первого элемента

И-2ИЛИ-HE и первый вход второго элемента И второго элемента И-2ИЛИ-НЕ соединены со второй входной шиной, третий вход второго элемента И первого элемента И-2ИЛИ-НЕ соединены с. третьей входной шиной, а вторые, третьи и четвертые входы вторых элементов И второго и третьего элементов

И-2ИЛИ-НŠ— соответственно с четвертой,пятой и шестой входными шинами.

Йсточники информации, принятые эо внимание при экспертизе (.1).M surias,Pе1г1 Nets and Speed uйерепдеМ Зез с.п. CDB1 Qf A.9 М. 16Л97 r, р.479

2. Еукрееэ И.Н. и др. Микроэлектронные схемы цифровых устройств. M., Соэ.радио, 1973.с.182.