Импульсный преобразователь

Импульсный преобразователь

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Сеноз Созетскик

Социалистическик

Реслублик (61) Дополнительное к авт. сеид-ву (22) заявлено 260477 (21) 2479659/18-21 (51)Щ. )(л 2 с присоединением заявки М9

Н 03 К 5/18

Государственный комитет ссср ио делам изобретений и открытий (23) Приоритет

Опубликовано 0505,79. Бюллетень М 17

Дата опубликования описания 050579 (53) УДК 621.373.. 3 (088.8) (72) Авторы изобретения

И.Р.Мидляк и О.P.Мидляк (71) Заявитель (54) ИМПУЛЬСНЫИ ПРЕОБРЛЭОЭА1ЕЛЬ

Изобретение относится к импульсйой технике.

Известен импульсный преобразователь (1) содержащий входные триггеры, на информационные входы которых подается сигнал, закодированный с удвоенной плотностью, а на тактируемые входы, — первая и вторая . последовательности синхроимпульсов, взаимно смещенные по фазе; выходы триггеров соединены со входами вентилей И, выходы которых инвертируются и объединяются вентилем НЕИЛИ для получения одной импульсной последовательности.

Этот преобразователь не позволяет суммировать импульсные последовательности.

Наиболее близким по технической сущности к заявленному является импульсный преобразователь, содержащий два входных триггера, один вход каждого из которых соединен с соответствующей входной шиной, вторые входы соединены между собой и подключены к шине синхросигнала, а выход каждого входного триггера соединен с одним входом соответствующего Формирующего триггера и одним из входов фазового различителя„ третий и чет-:

t вертый входы различителя соединены с выходами Формирующих триггеров, вторые входы которых соединены со второй шиной синхросигнала (2) .

Преобразователь не обеспечивает достаточной достоверности преобразования.

Цель изобретения — увеличение достоверности преобразования информации, Поставленная цель достигается тем, что в импульсный преобраэОватель, содержащий два входных триггера, один вход каждого из которых соединен с соответствующей входной ы ной, вторые вхо)1ы соединены между собой и подключены к шине синхросигнала, а выход каждого входного триггера соединен с одним из входов соответствующего формирующего триггера и одним из входов фазового раэличителя, третий и четвертый входы которого соединены с выходами Формирующих триггеров, вторые входы которых соединены со второй шиной синхросигнала, введены два логических элемента Исключающее

ИЛИ . Первый и второй входы каждого элемента соединены с соответствующими .:входной шиной и выходом входного триг1 гера данного канала, третий вход соединен с выходом логического элемента

661758

ЦНИИПИ Заказ 2509/б 3 Тираж 1059 Подпи сное

Филиал ППП Патент, r.Óæãoðoä,ул.Проектная,4 Исключающее ИЛИ и третьим нходом входного триггера другого канала.

Структурная схема предложенного преобразователя приведена на. чертеже.

Преобразователь содержит входные триггеры 1,2, формирующие триггеры 3, 4, фазовый различитель 5, логические элементы Исключающее ИЛИ 6,7.

Входные сигналы подаются на шины 8,9; управляющие сигналы — на шины 10,11.

Выходные сигналы снимаются с шин 12, 13. 10

Работает устройство следующим образом. .При сонпадении сигналов на прямых выходах входных триггеров l 2, с сигналами на их информационных нходах, !5 т.е. на шинах 8,9, на выходах логических элементов Исключающее ИЛИ сигналы разрешения переброса триггеров 1,2 отсутствуют. При изменении сигнала на одной из входных шин, 8 20 или 9, на выходе соответствующего логического элемента 6,7 появляется сигнал, разрешающий переброс соответствующего триггера 1,2.Триггер,пе" ребрасывается по приходе импульса на д5 шину 10, после чего сигнал на выходе соответствующего логического элемента 6,7 пропадает. Если после изменения сигналов, например, на шине 8 сигнал на шине 9 изменится до прихода импульса на шину 10, то сигнал разрешения переброса триггеров 1,2 не появится, так как сигнал, поступающий на вход запрета логического элемента Исключающее ИЛИ, блокирует его. Поэтому после прихода импульса на входную шину 10 перебросится только входной триггер 1 и только после этого, вследствие пропадания сигнала, блокирующего логический элемент 7, появится сигнал и входной триггер 2 40 перебросится следующим импульсом по шине 10.

Для нормальной работы устройства необходимо, чтобы импульсно возможный период Тн„ „„ следования сигна- 45 лов на входнйх шйнах 8,9 превышал н 4 раза период Т „следования импульсов на входной шине 10, а также, ч-гобы минимально возможное время !

Тв„м„„между двумя периодами на одной и той же входной шине 8 (9) превышало период Т „следования импульсон на нходной шйне l0: нъ.мин - си i н .мин > сн

Таким образом, введение в устройство логических схем Исключающее

ИЛИ предотвращает Одновременное перебрасывание информации без ïîâûшения требований к точности источников входных сигналон.

Формула изобрете. ия !

Импульсный преобразователь, содержащий два входных триггера, один вход каждого из которых соединен с соответствующей входной шиной, вторые входи соединены между собой и подключены к шине синхросигнала, а выход каждого входного триггера соединен с одним из входов соответствующего формирующего триггера и одним из входов фазового раэличителя, третий и четвертый входы которого соединены с выходами формирующих триггеров, вторые входы которых соединены со второй шиной синхросигнала., o т л и ч а ю щ и и с я, тем, что, с целью увеличения достоверности преобразования информации, в него введены два логических элемента Исключающее ИЛИ, первый и второй входы каждого иэ которых соединены с соответствующими входной шиной и выходом входного триггера данного канала, третий вход соединен с вы" ходом логического элемента Исключаю-щее ИЛИ и третьим входом входного триггера другого канала.

Источники информации, принятые во внимание при экспертизе

1. Патент CIRCA Р 3828344 кл. 340-347, 06.08.74.

2. Заявка 9 2433835/18-21, кл. Н 03 К 5/18, 21.12.76, по которой принято решение о выдаче.автор-, ского свидетельства.