Устройство для кодирования случайного процесса

Устройство для кодирования случайного процесса

Иллюстрации

Показать все

Реферат

 

ОП ИОАН ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистииеских

Республик (61) Дополнительное к авт. свид-ву = (22) Заявлено 18.10.77 (21) 2536850/18-24 с присоединением заявки 1 т- (23) Приоритет—

Опубликовано 05.05.79. Бюллетень № 17

Дата опубликования описания 15.05.79

Государственный нватет

ССЕР оа делам изобретений и открытий

P2) Авторы изобретения

10. С. Климов, С. К. Турченкова и A. Б. Шадрин

Ленинградское высшее инженерное морское училище им. адмирала С. О. Макарова (71) Заявитель (54) УСТРОИСТВО ДЛЯ КОДИРОВАНИЯ СЛУЧАЙНОГО

ПРОЦЕССА

Изобретение относится к средствам вычислительной и электроизмерительной техники и предназначено для статистических анализаторов, измеряющих моментные вероятностные характеристики (дисперсию, корреляционную функцию, спектральную плотность и т.д.), в которых использованы цифровые блоки вычисления.

Компромиссным решением между точностью алгоритма и сложностью его реализации является известный способ применения вспомогательного шума нг входе устройства кодирования. При этом вместо кодов сигнала Х; и Х используют суммы вида

l с

Хф — — Х. + S и Х; = Х, +5;г,rдe 8й,е— случайные значения вспомогательного шума Я(1) с равномерным законом распределения. Применение вспомогательного шума позволяет компромиссно решить вопрос точности и сложности измерения моментных характеристик, но требует значения априорных характеристик исследуемой реализации x(t), например математического ожидания, размаха, дисперсии. Это сужает возможность. применения существующих устройств (с использованием преобразования вида значения — знак (сигнал плюс шум) только для

S исследования стационарных, центрированных реализаций с априорно известными характеристиками.

Известно устройство (1), в котором адаптация диапазона квантования по уровню, числа уровней квантования по уровню и центрирование до кодирования выполняется введением измерителей регулярных моментных (математическое ожидание, дисперсия) и функциональных статистических характеристик (функция распределения и ее идентификация) . Недостатками этого устройства кодирования является сложность и относительно низкое быстродействие, так как необходимо вводить ряд точных измерителей вероятностных характеристик и вычислять (причем достаточно точно) ряд вероятностных характеристик на значительном интервале наблюдения, что снижает точность обработки реализаций квазистационарного процесса.

661777

Наиболее близким по. технической сущности к изобретению является устройство кодирования (2), которое содержит компаратор, блок усиления, первый вход которого является входом устройства, а выход подключен к первому входу блока аналогоцифрового преобразования, первый выход которого соединен с первым входом блока памяти.

Недостатком такого устройства является низкая точность кодирования квазистационарной реализации случайного процесса в условиях дефицита априорной и текущей информации о размахе и возможном максимальном отклоненйи ее мгновенных значений. Это позволяет применять его только для кодирования стационарной реализации с априорно известным значением дисперсии, максимального и мгновенного размаха или полуразмаха.

Целью изобретения является повышение точности кодирования.

С этой целью в предложенное устройство кодирования случайного процесса введены блок памяти параметров, блок памяти весов, первый и второй блоки умножения, сумматор и последовательно соединенные генератор опорной частоты и преобразователь частота — код, выход которого соединен с первым входом сумматора, второй вход которого подключен к первому выходу первого блока умножения, второй выход которого соединен с первым входом блока памяти параметров. Входы первого блока умножения соединены соответственно со вторым выходом блока аналого-цифрового преобразования; с первым выходом блока памяти параметров, с иервым выходом блока памяти весов, второй выход которого подключен ко второму входу блока усиления, а третий выход — ко входу второго блоха умножения.

Выходы последнего подключены соответственно ко второму входу блока памяти параметров и ко второму входу блока памяти, третий и четвертый входы которого соединены соответственно с выходом сумматора и с первым выходом компаратора, второй выход которого соединен со вторым входом блока аналого-цифрового преобразования, а третий — с третьим входом блока памяти параметров. Четвертый вход этого блока соединен с третьим выходом блока аналогоцифрового преобразования. Вход компаратора подключен ко второму выходу блока памяти параметров, третий выход которого соединен со входом блока памяти весов.

На чертеже приведена структурная схема предложенного устройства.

Оно содержит блоки усиления 1, кодирования 2, памяти 3, блок умножения 4, сумматор 5, преобразователь частота - — код 6, генератор опорной частоты 7, блок памяти параметров 8, компаратор 9, блок памяти весов 10 и блок умножения 11.

Второй выход блока кодирования 2 соединен с первым входом второго блока умножейия, третий выход — — с третьим входом блока памяти параметров 8. Первый выход блока умножения 4 соединен с четвертым входом блока памяти параметров 8. Выход сумма,ора 5 соединен со вторым входом блока йамяти 3. Первый выход компаратора 9 соединен с третьим входом блока памяти 3, второй выход — со вторым входом блока

И кодирования 2. Четвертый выход блока памяти параметров 8 соединен с входом блока памяти весов 10, второй выход — со вторым входом второго блока умножения 4.

Второй выход блока памяти весов 10 соединен со вторым входом блока усиления 1, третий выход — с третьим входом блока умножения 4. Первый выход блока умножения

11 соединен с первым входом блока памяти параметров 8, второй выход — с четвертым входом блока памяти 3. Выход генератора

20 опорной частоты 7 соединен со входом преобразователя частота — код 6, выход которого соединен с первым входом сумматора 5.

На первый вход блоКа усиления 1 подается исследуемый сигнал x(t). Выход блока усиления 1 соединен с первым входом блока кодирования 2, первый выход которого соединен с первым входом блока памяти 3.

Второй выход второго блока умножения 4 соединен со вторым входом сумматора 5.

Первый выход блока памяти весов 10 соединен с входом блока умножения 11. Третий

55 выход блока памяти параметров 8 соединен со входом компаратора 9, третий выход которого соединен со вторым входом блока памяти параметров 8.

Рассмотрим работу предложенного устройства.

В блоке памяти весов 10 выбираются начальный вес усиления hro и вес суммирования hgo, Со второго выхода блока памяти весов 10 в блок усиления 1 подается адрес

Ai р веса hj p, в соответствии с которым выбирается усилитель с коэффициентом усиления hip С третьего выхода блока памяти весов 10 на третий вход блока умножения 4 подается вес прр. Веса hip u hgp поступают с блока памяти весов 10 через его первый выход в блок умножения 11, где формируется общий вес г1эр = Ьа. X hgp, который через его второй выход записывается на четвертый вход блока памяти 3. В блоке памяти параметров 8 задается шкала кодирования х.

Сигнал x(t) усиливается в соответствии с hip в блоке усиления 1 и в виде сигнала

hiox(t) поступает на первый вход блок кодирования 2. На выходе блока кодирования

2 формируются ординаты (x o} — х (t) 111о.

С третьего выхода блока кодирования 2 ординаты (х4о поступают на третий вход блока памяти параметров 8. С помощью компаратора 9 ординаты х,, поступающие

661777 с блока памяти параметров 8, сравниваются с текущей максимальной ординатой, например, хз1о QQ4oj, x> o — крайний текущий член вариапионного ряда ординат (хи о}, i = 1,3. В случае, если, например, х? о =

= х о )хз1о, то по команде с компаратора

9 в блок памяти параметров 8 в ячейку максимума вместо bio записывается х51о, т.е. определяется новый крайний член вариационного ряда х о = хи о

Новый максимум х 1o. сравнивается в компараторе 9 со шкалой кодирования Хо.

Если xe < о = х о < Хо, то со второго выхода компаратора 9 на второй вход блока кодирования 2 подается сигнал разрешения на кодирование следующей ординаты хо o . .Кро-15 ме того, с первого выхода компаратора 9 подается разрешение на третий вход блока памяти 3. Ордината х 1о со второго выхода блока кодирования 2 поступает на первый вход блока умноженйя 4, где ордината xggp умножается на вес hzo, поступаю- 20 щий на третий вход блока умножения 4 с третьего выхода блока памяти весов 10. Полученная ордината xeno = heo ° xe>o =

= Ьо Х hio Х xso, xep 6х(1), со второго выхода второго блока умножения 4 через сумматор 5 поступает на второи вход бло25 ка памяти 3. Кроме того, ордината xg go в сумматоре 5 суммируегся со случайной ординатой Seo, поступающей с выхода преобразователя частота — код 6 через первый вход сумматора 5. Грубая ордината Zg qo (например, в виде двух старших разрядов кода суммы xeno + Ъо ) с выхода сумматора 5 считывается на второй вход блока памяти 3. С выхода блока памяти 3 считывается пара полученных ординат xeno = hao>

X hi o xeo u Ze go, а также общий вес Ьзо =

= h o X hqo. Если, напРимеР, следУющаЯ ордината xeno Е(хЬо1 будет больше шкаль| хо, то со второго выхода компаратора 9 подаются сигналы блокирования на второй вход блока кодирования 2 и с первого выхода компаратора 9 на третий вход блока памяти 3.

Начинается цикл корректировки весов

Ь о и hzo Для этого ордината х6 о = хо о Х

X hio с четвертого выхода блока памяти параметров 8 поступает на вход блока памяти весов 10. Ордината хо1о с первого выхода блока памяти весов 10 поступает в блок умножения 11, где перемножается на следующий вес h«и полученная ордината

Ьо Х hi Х xep = х61 поступает с перво50 го выхода блока умножения 11 на первыи вход блока памяти параметров 8. Компаратор 9 сравнивает ординату х6 со шкалой

Хо, поступающей с третьего выхода блока памяти параметров 8. Если, например, хо11 )

>Хо, то компаратор 9 подает сигнал в блок ss памяти параметров 8, по которому предыдущая ордината херр считывается с четвертого выхода блока памяти параметров 8 в блок памяти весов 10 (на место ординаты хо1 ), откуда через первый его выход ордината xefp считывается в блок умножения 11, где перемножается на следующий h g и полученная ордината xe < а = h< а Х hi о Х Ъо поступает с первого выхода блока умножения 11 на первый вход блока памяти параметров 8. Компаратор 9 сравнивает ординату хо z со шкалой Хо, поступающей с третьего выхода блока памяти параметров 8. Если, например, в первый раз хо а (Хо, то компаратор 9 подает сигнал через четвертый выход блока памяти параметров 8 на вход блока памяти 10, где запоминается новый выбранный вес Ь о Х h< а = h«усиления и его адрес Ai o, Ai q. В соответствии с его адресом А о, А q, поступающим со второго выхода блока памяти весов 10 в блоке усиления 1 выбирается новый коэффициент усиления h< o X hi z = hio.. Кроме того, компа-ратор 9 подает сигнал в блок памяти параметров 8, по которому ордината xeric считывается через второй выход блока памяти параметров 8 на второй вход блока умножения

4, куда с третьего выхода блока памяти весов 10 подается йоследовательность весов суммирования he<, hqa, hae, ..., Q<. Полученные ординаты -

xe1g Х Ьвз )Хо, то компаратор 9 подает сигнал через четвертый выход блока памяти параметров 8 на вход блока памяти весов

10, где запоминается новый выбранный вес

h = hanoi, т. е. предыдущий весу hee. Bec

ha = h i с третьего выхода блока памяти весов 10 поступает на третий вход блока умножения 4. Сигнал со второго выхода компаратора 9 разблокирует блок кодирования

2 через второй его вход. Сигнал с первого выхода компаратора 9 разблокирует блок памяти 3 через третий его вход. Полученная на втором выходе блока умножения 4 ордината xe p Х Ьаа = xeno через сумматор 5 поступает на второй вход блока памяти 3.

Кроме того, ордината хек суммируется со случайной ординатой Se o, поступающей с выхода генератора опорной частоты 7 через преобразователь частота — код 6 на первый вход .сумматора 5. Грубая ордината Zen< в виде двух старших разрядов кода суммы (xgаи+ Sâo ) = (hie. X haа. Х хо о + sep ) выхода сумматора -5 считывается на второй вход блока памяти 3. С выхода блока памяти 3 считывается следующая пара ординат хе = h«X heа Х Ьоо и Zeap, а также новый общий выбранный вес heo = hia Х

X ha . Определение веса 4< происходит в блоке умножения 11, который перемножает веса. h a — — h to Х hi я. и he„= has- поступающие с первого выхода блока памяти весов

10. Вес 4< поступает на четвертый вход

661777

Формула изобретения йЗаj

Егза} (за/ блока памяти 3 cq втерого выхода блока умножения 11. Блок -кодирования 2 определяет следующую седьмую в рассмотренном случае ординату хг1, = Ь Х Ьтпз хто х(1).

Таким образом, в предлагаемом устройстве автоматически выбирается оптимальный коэффициент усиления по весу hl<, оптимальный коэффициент весового суммирования Ьаа, а также определяется общий вес оптимального кодирования Ъа = Ь о. Х h à.

Это позволяет существенно повысить точность кодирования квазистационарного процесса x(t) с априорно неизвестным размахом при вычислении моментных вероятностных характеристик по методу «значение— грубое значение» с применением вспомогательного образцового случайного процесса.

Веса hia могут быть равными 1, 10 ;

:=-.— --10, 10 з, 10 4, а веса Ьа к — равными 1, 2, 3, ...9. Шкалу кодирования Хо можно задавать 1В. При этом общий вес 4а может изменяться от 10 4 до 9, т. е. в очень широких пределах. Поиск hia всегда производится с начального веса hlo в сторону меньших весов, т. е. в сторону ослабления сигнала

x(t), начиная с начального веса hip в блоке усиления 1, а поиск веса суммирования

И2о производится с учетом выбранного веса усиления hi+ с начального веса Ьао в сторону больших весов в блоке умножения 4 и сумматоре 5. Это позволяет использовать простые структуры блока вариационного преобразования — компаратора 9 и блока памлты параметров 8, блока формирования ве совых коэффициентов — блока умножения

11 и блока памяти весов 10.

Устройство для кодирования случайного процесса, содержащее компаратор, блок усиления, первый вход которого является входэм устройства, а выход подключен к перному входу блока аналого-цифрового преобразования, первый выход которого соединен с первым входом блока памяти, отличаии1ееся тем, что, с целью повышения точности кодирования, в него введены блок памяти параметров, блок памяти весов, первый и второй блоки умножения, сумматор и последовательно соединенные генератор опорной частоты и преобразователь частота — код, выход которого соединен с первым входом сумматора, второй вход которого подключен к первому выходу первого блока умножения, второй выход которого соединен с первым входом блока памяти параметров; входы первого блока умножения соединены соответственно со вторым выходом блока аналого-цифрового преобразования, с первым выходом блока памяти параметров, с первым выходом блока памяти весов, второй выход которого подключен ко второму входу блока усиления, а третий выход

20 ко входу второго блока умножения, выходы которого подключены соответственно ко второму входу блока памяти параметров, ко второму вхо (у блока памяти, третий и четвертый входы которого соединены соответ25 ственно с выходом сумматора и с первым выходом компаратора, второй выход которого соединен со вторым входом блока аналогоцифрового преобразования, а третий — с третьим входом блока памяти параметров, четвертый вход которого соединен с третьим выходом блока аналого-цифрового преобразования; вход компаратора подключен ко второму выходу блока памяти параметров, третий выход которого соединен со входом блока памяти весов.

Источники информации, принятые во вниЗ5 мание при экспертизе

1. Авторское свидетельство СССР № 334567, G 06 F 15/36, 1971.

2. Мирский Г. Л. Аппаратурное определение характеристик случайных процессов.

М., «Энергия», 1972, с. 190 — 200.

И П И Заказ 25 l 1 64 Тираж l 059 Подписное ал П П П «Патент», г. Ужгород, ул. Проектная, 4