Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистимеских

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«ч 661782 (""- " :: 7 ьа1 " . : г." :..мз).,,>

- т (61) Дополнительное к авт. свид-ву— (22) Заявлено 06.03.75 (21) 2110248/18-21 с присоединением заявки _#_- — (23) Приоритет— (51) М Кл.

Н 03 К 13/17

Гаоудвротееииый комитет

СССР оо делам иэаоретений и открытий I

Опубликовано 05.05.79. Бюллетень № 17

53) УДК681. .325 (088.8) Дата опубликования описания 15.05.79 (72) Автор. изобретения

А. 3. Ходоровский

Московский ордена Ленина авиационный институт им. Серго Орджоникидзе (71) Заявитель (54) АНАЛОГО-ЦИФРОВОИ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области вычислительной техники и может быть использовано в контрольно-измерительных системах различного назначения.

Известен аналого-цифровой преобразователь, в котором с целью сокращения объема формируемых данных осуществляется предсказание текущих значений преобразуемого сигнала по его значениям в моменты формирования ранее полученных отсчетов (1). Он содержит основной и. дополнительный преобразователи кода в напряжение, решающий блок, блок управления, логические элементы и преобразователь временного интервала в код.

Недостатком его является сравнительно низкая точность преобразования.

Известен аналого-цифровой преобразователь, содержащий дифференцирующее устройство, один из входов которого подключен к выходу блока управления, другой через аналоговый коммутатор — к выходам решающего устройства и входному зажиму пре- 20 образователя, а выход — к двум входам блока логических элементов И и входам регистра кода текущего значения кривизны, выходы которого через основной преобразователь кода в напряжение соединены с первыми входами двух элементов сравнения и через последовательно соединенные блок логических элементов И, блок линий задержки и регистр кода граничных значений кривизны с входами двух дополнительных преобразователей кода в напряжение, подключенных выходами ко вторым входам элементов сравнения, выходы которых через логический элемент ИЛИ соединены со входами преобразователя временного интервала в код и блока управления, соответствующие выходы которого подключены к управляющим входам аналогово о коммутатора и преобразователя временного интервала в код (2).

Недостатками таких преобразователей являются большая избыточность информации в выходных данных и низкая динамическая точность, обусловленная наличием ошибок первичной дискретизации сигнала.

Целью изобретения является уменьшение избыточности формируемых данных и повышение динамической точности преобразователя я.

Эта цель достигается тем, что в аналого-цифровой преобразователь, содержащий основной и дополнительный преобразовате

661782

3 ли кода в напряжение, входы основного преобразователя кода в напряжение соединены с выходами решающего блока, два входа которого подключены к соответствующим выходам блока управления и через двухвхо- 5 довой логический элемент ИЛИ к одному из входов блока логических элементов И и преобразователя временного интервала в код, Он содержит преобразователь временного интервала в код 1, двухвходовой логический элемент ИЛИ, решающий блок 3, блок логических элементов И 4, основной преобразователь кода в напряжение 5, второй двухвходовой логический элемент ИЛИ

6, интегратор 7, блок суммирования 8, ре-. версивный счетчик 9, дополнительный пре,образователь кода в напряжение 10, два элемента сравнения 11 и 12, блок у.правления 13, входной зажим 14 преобразователя, шины пороговых напряжений 15, 16 и выходные шины 17 — 19 блока управления. Выходы преобразователя 1 подключены ко входам блока логических элементов И 4 и че- 40 рез последовательно соединенные решающии блок 3, преобразователь 5 интегратор 7 и блок суммирования 8 ко вторым входам двух элементов сравнения 11 и 12, первые входы которых подключены к шинам пороговых напряжений 15 и 6 соответственно. Второй вход блока суммирования 8 соединен с входным зажимом преобразователя. Выходы элементов сравнения соединены с двумя входами блока управления 13, выход !7 которого соедийен со входами решающего блока 13 и через элемент ИЛИ 2 со входом преобразователя. Выходы 18, 19 блока управления подключены ко входам решающего блока через последовательно соединенные

50 счетчик 9 и преобразователь 10 к третьему входу блока суммирования и через элемент

ИЛИ 6 ко входу преобразователя 1 и входу блока логических элементов И 4.

Устройство работает следующим образом. второй вход которого через второй двухвходовой логический элемент ИЛИ подключен ко входу решающего блока и третьему !

О выходу блока управления, два входа которого соединены с выходами двух элементов сравнения,.первые входы которых подключены к шинам пороговых напряжений, введены реверсивный счетчик и последовательно !5 соединенные интегратор и блок суммирования, включенные между основным преобразователем кода в напряжение и вторым входами элементов сравнения, причем второй вход блока суммирования подключен к входному зажиму преобразователя, а третий через дополнительный преобразователь кода в напряжение — к выходам реверсивного счетчика, два входа которого соединены с двумя входами решающего блока.

На чертеже приведена структурная схема предложенного преобразователя.

В исходном состоянии преобразователь

1, 5 и 10, интегратор 7 и счетчик 9 обнулены. На входной зажим 14 подается преооразуемое напряжение UEx, на шину 15-положительное пороговое напряжение + h, равное допустимому отклонению аппроксимирующей функции от сигнала, а на шину

16 — то же напряжейие, но отрицательной полярности. В момент времени + tg сигнал начала преобразования с блока управления

13 поступает по шине 17 на вход преобразователя 1 и запускает его. Этим же сигналом на выходе решающего блока 3 устанавливается код, соответствующий начальному наклону линейно изменяющегося напряжения, снимаемого с выхода интегратора 7.

Это напряжение Ue имеющее знак, противоположный полярности преобразуемого напряжения Ux, суммируется с ним в блоке 8 и образованный таким образом сигнал рассогласования Uq = Ux+ U< поступает на входы элементов сравнения 1! и 12. Первый цикл преобразования продолжается до мо- мента времени ti, когда сигнал рассогласования становится по абсолютной величине меньше порогового напряжения Vq (h.

Этому моменту соответствует переход элементов сравнения в нулевое состояние.

При этом импульсом, поступающим по шине 18, осуществляется считывание данных с блока логических элементов И 4, обнуление преобразователя 1, запись + 1 в счетчик 9 и установка нулевого значения кода на выходе решающего блока 3.

Второй цикл преобразования начинается по сигналу с решающего блока 3, которым запускается преобразователь 1. Сигнал рассогласования, равный сумме преобразуемого напряжения Ux, напряжения интегратора U< и выходного напряжения преобразователя 10 U< о, равного по величине пороговому напряжению h и совпадающегопо знаку с напряжением интегратора, поступает на входы элементов сравнения. Процесс преобразования в этом цикле продолжается до момента времени tz когда один из элементов сравнения переходит из нулевого состояния в единичное. Это происходит, когда сигнал рассогласования превысит по величине пороговое напряжение. При этом блок управления формирует выходной код, несущий информацию о том, какой из двух элементов сравнения сработал. Одновременно по одной из шин 18 или 19 вырабатывается импульс, которым производится считывание кода временного интервала с блока логических элементов И 4, обнуление преобразователя 1 и подается команда на вычисление нового значения кода коэффициента наклона линейно изменяющегося напряжения в решающий блок 3. Код коэффициента наклона линейно изменяющегося напряжения на интервале (т2, t3 ) определяется по значению коэффициента наклона на предыдущем интервале и последнему отсчету и со661782

Формула изобретения

5 ответствует разделенной разности преобразуемого напряжения первого порядка на предыдущем интервале. Одновременно в счетчик 9 по шине 18 заносится + 1, если в этот момент (Ux) ) (14 + U

Новый цикл преобразования начинается с запуска преобразователя и установки нового значения кода коэффициента наклона на выходе решающего блока 3.

Затем процесс преобразования повторяется до получения следующего отсчета.

Аналого-цифровой преобразователь, содержащий основной и дополнительный преобразователи кода в напряжение, входы основного преобразователя кода в напряжение соединены с выходами решающего блока, два входа которого подключены к соответствующим выходам блока управления и через двувходовой логический элемент ИЛИ к одному из входов блока логических элементов И и преобразователя временного инб тервала в код, второй вход которого через второй двувходовой логический элемент ИЛИ подключен ко входу решающего блока и третьему входу блока управления, два входа которого соединены с выходами двух элементов сравнения, первые входы которых подключены к шинам пороговых напряжений, отличающийся тем, что, с целью уменьшения объема формируемых данных и повышения динамической точности, в него введены реверсивный счетчик и последовательно соединенные интегратор и блок суммирования, включенные между основным преобразователем кода в напряжение и вторыми входами элементов сравнения, причем второй вход блока суммирования подключен к входному зажиму преобразователя, а третий через дополнительный преобразователь кода в напряжение — к выходам реверсивного счетчика, два входа которого соединены с двумя входами решгю1цего блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 351311, кл. Н 03 К 13/17, 17.09.68.

2. Авторское свидетельство СССР № 365035, кл. Н 03 К 13/17, 24.04.69.

Составитель Д. Голубович

Редактор Л. Утехина Техред О. Луговая Корректор М. Вигула

Заказ 2511/64 Тираж 1059 Подписное

ЦН И И П И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4