Логарифмический время-импульсный преобразователь амплитуды импульса в двоичный код

Логарифмический время-импульсный преобразователь амплитуды импульса в двоичный код

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН И

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ()661785 (61) Дополнительное к авт. свид-ву— (22) Заявлено 09;03.71 (21) 1630743/18-21 с присоединением заявки Г1(51) М. Кл.

Н 03 К 13/20

Госуда рстеекеый каетет

СССР ре делам изебретевй и аткрытий (23) Приоритет—

Опубликовано 05.05.79. Бюллетень № 17

Дата опубликования описания 15.05.79 (53) УДК681. .325 (088.8) (72) Авторы изобретения

И. М. Благовещенский и В. С. Власов (71) Заявитель (54) ЛОГАРИФМИЧЕСКИЙ ВРЕМЯ-ИМПУЛЬСНЫЙ

ПРЕОБРАЗОВАТЕЛЬ АМПЛИТУДЫ ИМПУЛЬСА В ДВОИЧНЫЙ КОД

Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислительных устройствах.

Известны логарифмические преобразователи, работа которых основана на свободном разряде конденсатора, заряженного до напряжения, близкого к амплитуде входного сигнала, и измерении временного интервала от момента начала разряда конденсатора до момента сравнения напряжения на конденсаторе с напряжением порога (1).

Недостатком таких преобразователей является значительный уровень систематических погрешностей.

Наиболее близким по технической сущности к предложенному является логарифмический преобразователь напряжения в двоичный код, содержащий формирователь экспоненциально спадающего напряжения, состоящий из ключа, резистора, источника напряжения компенсации и конденсатора, причем вход формирователя экспоненциально спадающего напряжения подключен к шине входного сигнала, а выход — к одному из входов элемента сравнения напряжений, второй вход которого соединен с источником напряжения порога, а выход элемента подключен ко входу триггера, выход которого соединен с потенциальным входом элемента

И, к импульсному входу которого подключен выход генератора импульсов, а выход которого соединен с входом счетчика, блок управления работой преобразователя соединен с единичным входом триггера и управляющим входом формирователя экспоненциально спадающего напряжения (2).

Недостатком такого преобразователя является значительный уровень систематических погрешностей и повышенные требования, предъявляемые к основным аналоговым узлам по стабильности и точности.

Целью изобретения является повышение точности преобразования.

Поставленная цель достигается за счет того, что в логарифмический преобразователь напряжения в код, содержащий формирователь экспоненциально спадающего напряжения, состоящий из резистора, конден20 сатора и кЛюча, первые выводы которых соединены с первым входом элемента сравнения, второй вывод конденсатора соединен с шиной «земля», а управляющий вывод ключа соединен с первым выходом блока управ.

661785

3 ления и единичным входом триггера, нулевой вход которого соединен с выходом элемента сравнения, а выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, а выход которого соединен с входом счетчика, дополнигельно введены три блока статистического анализа; три реверсивных счетчика, три блока коррекции, источник эталонного напряжения, детектор распределения погрешностей и коммутатор, выход которого соединен со вторым выводом ключа, первый вход коммутатора соединен с шиной входного сигнала, второй, третий и четвертый входы подключены соответственно к первому, второму и третьему выходам 15 источника эталонного напряжения, пятый вход соединен со вторым выходом блока управления, а шестой, седьмой и восьмой входы соединеньг соответственно с третьим, чет20 вертым и пятым выходами блока управления и первыми входами первого, второго и третьего блоков статистического анализа, вторые входы которых соединены с выходом счетчика, а первые и вторые выходы которых соединены соответственно с первыми и вторыми

"входами первого, второго и третьего реверсивных счетчиков, причем управляющий вход

" первого реверсивного счетчика соединен с шестым выходом блока управления, управляющие входы второго и третьего реверсивных- счетчиков соединены с седьмым выходом блока управления, а выходы первого, второго и третьего реверсивных счетчиков соответственно через первый, второй и третий блоки коррекции соединены также соот" ветственно с вторым выводом резистора, пер вым выводом конденсатора и вторым входом элемента сравнения, причем третьи выходы второго и третьего блоков статистического агализа соединены соответственно с первым и вторым входами блока определения знака распределения погрешностей, третий вход которого соединен с восьмым выходом бло- 4п ка управления, а выход блока определения знака распределения погрешностей соединен с входом блока управления.

На фиг. 1 представлена структурная электрическая схема предлагаемого логарифмического время-импульсного преобразовате- 45 ля амплитуды импульса в двоичный код; на фиг. 2 — кривые распределения нормированной абсолютной погрешности преобразователя.

Преобразователь содержит формирователь экспоненциально спадающего напряжения 1, состоящий из ключа 2, резистора 3, конденсатора 4, первые BbIBoglII которых соедийейы с первым входом элемента сравнения 5, второй вывод конденсатора 4 соединей с шиной «земля», второй вывод ключа 2 55 соединен с выходом коммутатора 6, первый вход которого соединен с шиной входного сигнала, а второй, третий и четвертый входы

-которого соединены с первым, вторым и третьим выходами источника эталонного напряжения 7, а управляющий вход ключа 2 соединен с первь м выходом блока управлония 8, второй выход которого соединен с пятым входом коммутатора и с единичным входом триггера 9-, нулевой вход которого соединен с выходом элемента сравнения 5, а выход соединен с первым входом элемента

10 И, второй вход которого соединен с вь1ходом генератора импульсов 11, выход элемента И 10 соединен со входом счетчика 12, выход которого подключен к одним входам блоков статистического анализа 13, 14 и l5, другие входы которых соединены соответственно с шестым, седьмым и восьмым входами коммутатора 6 и с третьим, четвертым и пятым выходами блока управления 8, первые и вторые выходы блоков статистического анализа 13, 14 и 15 соединены соответственно с первыми и вторыми входами реверсивных счетчиков 16, 17 и 18, выходы которых через блоки коррекции 19, 20 и 21 соединены соответственно с вторым входом элемента сравнения 5, первым выводом конденсатора 4 и вторым выводом резистора 2, управляющий вход реверсивного счетчика

18 соединен с шестым выходом блока управления 8, а уг|равляющие входы реверсивных счетчиков 16 и 17 соединены с седьмым вы ходом блока управления, третьи выходы блоков статистического анализа 13 и 14 соединены с первым и вторым входами блока определения знака распределения погрешностей 22, третий вход которого соединен с восьмым выходом блока управления 8, вход

Которого соединен с выходом олока определения знака распределения погрешностей 22.

Логарифмический преобразователь работает следующим образом.

Такт преобразования разбит по времени на два участка — контрольный и рабочий.

В контрольном участке такта, расположенном в начале или конце такта преобразования по командам блока управления 8 коммутатором 6 ко входу формирователя экспоненциально спадающего напряжения 1 подключается каждый из трех эталонных сигналов. Синфазно с подключением эталонного сигнала открывается соответствующий блок статистического анализа, предназначенный для исключения влияния на работу цепей обратной связи возможной погрешности однократного преобразования эталонного сигнала, связанной с несинхронностью измеряемого интервала времени Т и импульсов генератора импульсов 11.

Блоком управления 8 формируются импульсы запуска преобразователя по каждому из эталонных сигналов. Производится и-кратное поочередное преобразование каждого из эталонных сигналов в одном контрольном участке такта. На входах каждого из блоков статистического анализа 13, 14, 15 установлен цифровой порог, равный значению кода, отличающегося на 1/2 от

6 жений и работу первой и второй цепей обратной связи аналогично работе в контрольном участке такта. Преобразование третьо его эталонного напряжения и работа тре-.::5 ей цепи обратной связи, управляющей напряжением компенсации Е в этом режиме не производится, что обусловлено выбранным алгоритмом работы цепей обратной связи.

По структурной электрической схеме, приведенной на фиг. 1, изготовлен опытный образец, в котором основные аналоговые узлы

10 выполнены на транзисторах, а цифровая я часть построена из тонкопленочных гибрид8 ных микроэлементов типа «Посол». с Ч еоретически. и экспериментально иссле15 довано распределение систематических пога решностей преобразователя для случаев, когда цепи обратной связи отключены, когда подключены только две цепи обратной свяо зи по параметрам Е и т, и когда подключены три цепи обратной связи по параметрам Е„ и Е».

Результаты теоретического анализа и экспериментального исследования близко совпадают и показаны на фиг. 2. е На фиг. 2 кривыми а ограничена зона оаспределения нормированной абсолютной погрешности преооразователя, не охваченного обратной связью в динамическом диапазоне изменения входного сигнала. Крий выми б ограничена зона распределения погв решности преобразователя с цепями обратной связи по двум параметрам Е„. . Из сравнения зон, расположенных между крил выми а и б на фиг. 2 следует, что введение е- двух цепей обратной связи по параметрам е- Е и т снижает уровень систематических погт-, решностей, однако этот уровень еще достая точно велик. Введение цепей обратной свяо- зи по трем параметрам Е», т и Е,1 приблие- жает реальную характеристику преобразой вания к расчетной почти идеально.

Формула изобретения

5 расчетного значения кода, соответствующего величине эталонного напряжения. В резуль тате п преобразований эталонного сигнал в соответствующей схеме статистическог анализа результатов преобразования эталон ного сигнала цифровой порог может быт превышен различное число раз в зависимос ти от степени отклонения реальной характе ристики от .расчетной. По числу этих пре вышений порога на выходах блоков ста тистического анализа 13, 14, 15 вырабатыва ются сигналы направления счета реверсив ных счетчиков 16, 17, 18. Для изменени состояния реверсивных счетчиков 16, 17, 1 на их счетный вход поступают импульсы выхода блока управления 8. При этом в за висимости от сигнала направления счет каждый из реверсивных счетчиков 16, 17

18 может изменить свое состояние в сторо ну увеличения или уменьшения выходног кода на единицу младшего разряда или вов се не изменить состояние. Изменение состоя ния реверсивных счетчиков приводит к из менению параметров Ег„ с и Е характерис тики преобразования в сторону ее прибли жения к расчетной, где Ек — напряжени компенсации; Е и — напряжение порога — постоянная времени разряда конденса тора 4.

В рабочем участке такта, по длительнос ти значительно превышающем контрольны участок, преобразователь может работать двух режимах.

В первом режиме по сигналу блока уп равления 8 коммутатором 6 входной сигна подключается ко входу схемы формироват ля экспоненциально спадающего напряж ния 1 и преобразователем производится о счет входного сигнала при установившихс значениях параметров Ел, г и Е на вых дах узлов коррекции 19, 20, 21. Второй р жим форсированной работы цепей обратно связи устанавливается на основании результатов и-кратных преобразований эталонных 49 напряжений в предыдущем контрольном участке такта при значительном отклонении. значений Е» и с характеристики от расчетных. Признаком значительного отклонения указанных параметров характеристики от

45 расчетных является превышение при всех и преобразованиях или непревышение при всех и преобразованиях выходным кодом счетчика 12 соответствующего цифрового порога, установленного на входе соответствующего блока статистического анализа 13 или 14. В данном случае с выхода соответствующего блока 13 или 14 поступает сигнал на вход блока определения знака распределения погрешностей 22, по которому на выходе блока 22 формируется сигнал, воздействующий на блок управления 8. На

55 выходе блока управления 8 вырабатывается сигнал, запрещающий передачу через коммутатор 6 и отсчет входного сигнала, и разрешающий преобразование эталонных напряЛогарифмический время-импульсйый преобразователь амплитуды импульса в двоичный код, содержащий формирователь экспоненциально спадающего напряжения, состоящий из резистора, конденсатора и ключа, первые выводы которых соединены с первым входом элемента сравнения, второй вывод конденсатора соединен с шиной «земля», а управляющий вывод ключа соединен с первым выходом блока управления и единичным входом триггера, нулевой вход которого соединен с выходом элемента сравнения, а выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, а выход которого соединен с входом счетчика, отличающийся тем, что, с целью повышения точности преобразования, в него введены три блока статистического анали66178

7 за, три реверсивных счетчика, три блока коррекции, источник эталонного напряжения, детектор распределения погрешностей и коммутатор, выход которого соединен со вторым выводом ключа, первый вход коммутатора соединен с шиной входного сигнала, второй, третий и четвертый входы подключены соответственно к первому, второму и тре1 ьему выхбдам источника эталонного напряжения, пятый вход соединен со вторым выходом блока управления, а шестой, седьмой и восьмой входы соединены соответственно с третьим, четвертым и пятым выходами блока управления и первыми входами первого, второго и третьего блоков статистического анализа, вторые входы которых соединены с выходом счетчика, а первые,и вторые выходы которых соединены соответственно с первыми и вторыми входами первого, второго и третьего реверсивных счет чиков, причем управляющий вход первого реверсивного счетчика соединен с шестым 20 выходом блока управления, а управляющие входы второго и третьего реверсивных счетчиков соединены с седьмым выходом блока управления, а выходы первого, второго и

8 третьего реверсивных счетчиков соответственно через первый, второй и третий блоки коррекции соединены также соответственно с вторым выводом резистора, первым выводом конденсатора и вторым входом элемента сравнения, причем третьи выходы второго и третьего блоков статистического анализа соединены соответственно с первым и вторым входами блока определения знака распределения погрешности, третий вход которого соединен с восьмым выходом блока управления, а выход блока определения знака распределения погрешностей соединен с входом блока управления.

Источники информации, принятые во внимание при экспертизе

1. Donald К. Willim, Logarithmic to-digital Converters, Electronic Design, February 1, 1962, р. 36 — 41, 2. Благовещенский И. М., Власов В. С.

Логарифмический преобразователь напряжения в двоичный код с промежуточным преобразованием во временной интервал, Отчет № 998, Радиотехнический институт

AH СССР, 1969.

661785

/ Вх (Ю) Составитель И. Стом

Техред О. Луговая Корректор А. Гриценко

Тираж 1О59 Подписное

Редактор М. Трофимова

Заказ 2511/64

ЦН И И П И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал П П П «Патент», г. Ужгород, ул. Проектная, 4