Многоканальная система передачи двоичной информации с временным уплотнением

Многоканальная система передачи двоичной информации с временным уплотнением

Иллюстрации

Показать все

Реферат

 

ОПИСА

Союз Советских

Социалистических

Республик

< >661829

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (51) М. КЛ.2 (61) Дополнительное к авт. свид-ву 9 559409 (22) Заявлено 291176 (21) 2424114/18-09

Н 04 У 3/00

Н 04 L 5/22 с присоединением заявки Йо

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 0Ъ0579. Бюллетень М 17

Дата опубликования описания 05.0579— (53) УДК 621 395 38 (088.8) С.П.Вольфбейн, В.И.Король, Т.М.Неникова, И.С.Усов, A.È.Øòóöüìàí и Л.И.Ярославский (72) Авторы изобретения

I (71) Заявитель (54) МНОГОКАНАЛЬНАЯ СИСТЕМА ПЕРЕДАЧИ ДВОИЧНОИ

ИНФОРМАЦИИ С ВРЕМЕННЕМ УПЛОТНЕНИЕМ

Изобретение относится к связи и может быть использовано в системах, предназначенных для передачи дискретной информации.

Известна многоканальная система передачи двоичной информации с временным уплотнением по авт.св. 9559409 содержащая на передающей стороне кодирующее устройство, распределитель, генератор тактовых импульсов, сумматор, выходной блок, на приемной стороне — линейный блок, распределитель, декодирующие устройства, между выходным блоком на передающей стороне и линейным блоком на приемной 15 стороне — канал связи (1).

Однако известная многоканальная система не обеспечивает высокой достоверности передачи информации.

Целью изобретения является повыше-20 ние верности передаваемой информации.

Для этого в многоканальную систему передачи двоичной информации с временным уплотнением, содержащую на передающей стороне кодирующие устройства, распределитель, генератор тактовых импульсов, сумматор, выходной блок, на приемной стороне — ли. нейный блок, распределитель, декодирующие устройства, между выходным ЗО блоком на передающей стороне и линейным блоком на приемной стороне — канал связи, на передающей и приемной

Сторонах введены коммутаторы и управляющие блоки, при этом на передающей стороне управляющие выходы коммута- торов подключены к установочным вхо дам управляющего блока, а информа.ционные выходы — к информационным входам соответствующих кодирующих устройств, дополнительные входы которых соединены с разрешающими выходами управляющего блока, управляющий выход которого подключен к входу распределителя, выход которого подключен к синхронизирующему входу управляющего блока, а на приемной стороне выходы декодирующих устройств подключены к входам соответствующих коммутаторов, управляющие выходы которых подключены к установочным входам управляющего блока, разрешающие выходы которого соединены с соответствующими дополнительными входами декодирующих устройств, синхронизи.рующий вход управляющего блока соеди- нен с выходом распределителя приема, к управляющему входу которого подклю. чен управляющий выход управляющего блока, причем кодирующее устройство

661829 содержит детектор значащего момента модуляции, Формирователь кодовой ком» бинации и п последовательно соединен-. ных запоминающих блоков, к установочным входам которых подключены выхбды формирователя кодовой комбинации, вход которого соединен с выходом де тектора значащего момента модуляции, информационный вход которого соединен с информационными входами формирователя кодовой комбйнации и первого запоминающего блока и является 10 информационным входом кодирующего устройства, дополнительным входом которого являются разрешающие входы запоминающих блоков, а выход и-го запоминающего блока и управляющйй, 15 вХод формирователя кодовой комбинации являются соответственно выходом и управляющим входом кодирующего устройства, а декодирующее устройство содержит блок стробирования, дешиф- g0 ратор и n+1 запоминающих блоков,. считывающие выходы которых подключены к входам дешифратора, выход которого соединен с дополнительными входами запоминающих блоков, при этом разрешающие входы запоминающих блоков, кроме последнего, объединены и являются дополнительным входом декодирующего устройства, информационным входом которого, является информационный вход блока cTðoáèðoâàíèÿ, выход которого подключен к входу первого запоминающего блока, выход (n+1)го запоминающего блока является выходом декодирующего устройства, синхронизирующим и управляющим входами которого являются соответственно синхрониэирующий вход блока стробирования и управляющий вход дешифратора, а все запоминающие блоки, кроме последнего, соединены последовательно 40

На фиг. 1 приведена структурная электрическая схема системы," на фиг. 2 и 3 — схемы кодиРующего и. декодирующего устройств соответственно.

Многоканальная система передачи 45 двоичной информации с временным уплотнением содержит (см.фиг.l) на передающей стороне кодирующие устройства 1, распределитель 2, генератор

3 тактовых импульсов, сумматор 4, выходной блок 5, коммутаторы 6, управляющий блок 7, на приемной стороне — линейный блок 8, распределитель 9, декодирующие устройства 10, коммутаторы 11, управляющий блок 12, между выходным блоком 5 и линейным блоком 8 включен канал связи 13.

Кодирующее устройство 1 (см.фиг.2) содержит детектор 14 значащего момента модуляции, формирователь 15 кодовой комбинации и и последовательно 60 соединенных запоминающих блоков

16-1 — 16-и. Информационный вход детектора 14 является информационным входом 17.кодирующего устройства 1, дополнительным входом 18 которого

4 являются разрешающие входы запоминающих блоков 16-1 — 16-.п, а выход запоминающего блока 16-и и уйравляющий вход формирователя 15 являются соответственно выходом 19 и управляющим входом 20 кодирующего устройства 1. ,Цекодирующее устройство 10 (см. фиг.3) содержит блок стробирования

21, дешифратор 22 и и+1 запоминающих блоков 23-. 1 — 23-(и+1). Разрешающие входы запоминающих блоков 23.-1—

23-.п объединены и являются дополнительным входом 24 декодирующего устройства 10, информационным входом

25 которого является информационный вход блока стробирования 21, выход запоминающего блока 23=(п+1) является выходом 26 декодирующего устройства 10, синхронизирующим и управляющими входами 27 и 28 которого являются соответственно синхрониэирующий вход блока стробирования 21 и управляющий вход дешифратора 22.

Система работает следующим образом.

Анизохронные дискретные сигналы, приходящие на входы многоканальной системы от различных источников, поступают на входы коммутатора 6. Коммутатор 6 поочередно подключает на свой выход-каждый из приходящих сигналов, причем частота подключения-выбирается значительно выше предель-. ной скорости передачи. Таким образом, на информационном выходе коммутатора

6 образуется групповой сигнал, несущий в себе информацию о каждом из сигналов, приходящих на его входы.

На установочных выходах коммута,тора 6 формируются сигналы, несущие, информацию о номинальной скорости

:передачи каждого входного сигнала.

Одновременно с прохождением на информационный выход коммутатора 6 позиции группового сигнала, отведенной под входной сигнал с некоторой. скоростью, на соответствующем установочном выходе передается единица, а на остальных установочных выходах передается нуль . Информация о номинальной скорости входных сигналов с установочных выходов коммутатора 6 передается на установочные входы управляющего блока 7, на синхрониэирующий. вход которого, кроме того, с выхода распределителя 2 поступают импульсы с различными фиксированными частотами, С управляющего же выхода управляющего блока 7 на вход распределителя 2 поступают сигналы, с помощью которых распределитель 2 формирует импульсы, управляющие процессом кодирования. Эти импульсы поступают на управляющие входы 20 кодирующих устройств 1. На дополнйтельнйе входы 18 кодирующих устройств 1 с соответствующих выходов управляющего блока 7 подаются разрешающие сигналы, управляющие

661829 процессом обновления информации в кодирующем устройстве 1.

Сигналы с выходов 19 кодирующих устройств 1 объединяются в сумматоре

4, на выходе которого образуется групповой дискретный сигнал. Этот сигнал после прохождения через выходной блок 5, канал связи 13 и линейный блок 8 постуйает параллельно на информационные входы 25 всех декодирующих устройств 10. Одновременно на синхронизирующие входы 27 декодирую- )0 щих устройств 10 подаются соответствующие сигналы с выхода распредели- . теля 9. iIa управляющий вход 28 и дополнительный вход 24 декодирующего устройства .10 приходят с распределителя 9 и управляющего блока 12 управляющий и разрешающий сигналы, аналогичные соответствующим сигналам, поступающим на передающей стороне в кодирующие устройства 1. На выходе

26 декодирующего устройства 10, в котором происходит декодирование значащих моментов модуляции, восстанавливается групповой сигнал. Этот сигнал поступает на коммутатор 11, производящий операцию, обратную операции, выполняемой коммутатором 6, а

25. именно: расщепление группового сигнала на индивидуальные информационные сигналы. Управляющий блок 12 работает аналогично управляющему блоку 7 и вырабатывает те же сигналы.

В кодирующем устройстве 1 системы

:происходит кодирование в двоичном коде наличия, направления и временного положения значащих моментов модуляции (ЗММ) в каждом из индивидуальных сигналов, приходящих на входы соответствующего коммутатора б. При смене полярности в любом индивидуальном сигнале, информация которых объединена в групповом сигнале, поступающем на информационный вход 17 кодирующего устройства 1, на выходе детектора 14 (см.фиг.2) появляется короткий импульс. Этот импульс появляется 45 на месте, отведенном во времени для данного конкретного индивидуального сигнала. Импульс с выхода детектора

14 подается на вход формирователя

15, на информационный вход которого подается информационный групповой сигнал, поступающий на информационный вход 17 кодирующего устройства 1, а на управляющий вход 20 — управляющие импульсы с выхода распределителя 2. 55

Формирователь 15 производит кодирование в двоичном коде методом скользящего индекса с подтверждением (СИП) значащего момента модуляции. Эта информация с выходов формирователя 15 60 поступает на запоминающие блоки

16-1 — 16-и и записывается в их ячейках памяти. Каждый запоминающий блок

16-1 — 16-и содержит столько ячеек памяти, сколько индивидуальных сигналов может быть подключено к коммутатору б . Ячейки памяти запоминающих блоков 16. †.1 — 16-и закреплены за определенными индивидуальными сигнала- ми. При обнаружении перехода в каком-либо конкретном сигнале закодированная информация о наличии ЗММ будет записана в закрепленные эа этим сигналом ячейки памяти во всех запоминающих блоках 16-1 — 16-и. В запоминающем блоке 16-п записывается информация о наличии перехода и его полярности, а во все предыдущие запоминающие блоки 16-1 — 16-(n-1) записывается в двоичном коде номер зо-, ны, совпадающий с временем появления ЗММ. Применение метода СИП при кодировании ЗММ позволяет уменьшить частоту сигнала на выходе кодера по сравнению с частотой на его входе в четыре раза.

В декодирующем устройстве 10 системы, поступающий на его информационный вход 25 сигнал подается на информационный вход блока стробирования

21 (см.фиг.3), на синхронизирующий вход 27 которого заведены синхронизирующие импульсы из распределителя

9. Это позволяет на выходе блока стробирования 21 выделить групповой сигнал, совпадающий с групповым сигналом на выходе соответствующего кодирующего устРойства 1. С выхода блока стробирования 21 сигнал поступает на информационный вход первого запоминающего блока 23.-1. Разрешающие импульсы, поступающие из управляющего блока 12 на дополнительный вход 24 декодирующего устройства 10, подаются на запоминающие блоки 23-1

23-и. Запоминающие блоки 23-1

23-(п+1) выйолнены аналогично запоминающим блокам 16-1 — 16-и кодирующего устройства 1 и содержат одинаковое количество ячеек памяти. Каждая ячейка памяти запоминающих блоков 23-1 — 23-(n+1) закреплена за определенным индивидуальным сигналом.

Разрешающие импульсы разрешают запись информации о полярности элементов кодовой комбинации в ячейки памяти соответствующего индивидуального сигнала запоминающего блока 23-1 и перезапись записанной в них раннее информации в соответствующие ячейки памяти запоминающего блока 23-2, а иэ них — в соответствующие ячейки памяти запоминающего блока 23-3 и т.д. На считывающие входы дешифратора 22 с соответствующих выходов всех запоминающих блоков 23-1 — 23-(n+1) поступает информация о полярности сигналов, записанных в ячейках памяти соответствующего индивидуального сигнала.

В каждый момент времени производится сравнение полярности сигналов на выходе запоминающих, блоков 23-п

23-(n+1) . Иесовпадение полярностей сравниваемых сигналов указывает на факт появления ЗММ. C этого момента времени начинается сравнение полярности сигналов, записанных в соответствующих ячейках памяти эапоминаюцих ,блоков 23-1 и 23-2, с полярностью. управляющих сигналов. Когда дешифратор 22 зафиксирует совпадение упомянутых сигналов, он вырабатывает на своем выходе сигнал сброса, который, поступая на вход. сброса запоминающих блоков 23-1 — 23-.(n+1), переводит их в состояние, соответствуюцее состоянию запоминающего блока 23=n.

В результате с некоторой допустимой задержкой выходной сигнал изменяет свою полярность в момент времени, соответствующий моменту смены полярности во входном сигнале на входе кодирующего устройства 1.

Предложенная система позволяет повысить верность передачи и обладает значительно большей надежностью, связанной с уменьшением количества достаточно сложных устройств: кодирующих — на йередающей стороне и декодируюцих — на приемной стороне, что стало возможным в результате применения коммутаторов, ра бтающих совместно с управляюцими блоками.

Формула изобретения

1. Многоканальная система передачи двоичной информации с временным уплотнением по авт.св. 9559409, о т л и ч а ю ц а я с я тем, что, с целью повышения верности передаваемой информации, на"передающей и приемной сторонах введены коммутаторы и управляющие блоки, при этом на передающей стороне упранляюцие выходы коммутаторов подключены к установочным входам управляюцего блока, а информационные выходы †. к информационным входам соответствующих кодирующих устройств, дополнительные входы которых соединены с разрешаюцими выходами упранляющего блока, управляющий ныход которого подключен к входу распределителя, выход которого подключен к синхронизирующему входу управляющего блока, а на приемной стороне выходы декодирующих устройств подключены к входам соответствующих коммутаторов, управляющие выходы которых подключены к установочным входам управляющего блока, разрешающие выходы которого соединены с соответствующими дополнительными входами бб 1829 в декодирующих устройств, синхрониэирующий вход управляюцего блока соединен с выходом распределителя приема, к управляющему входу которого подключен управляющий выход управляющего блока.

5 . 2. Система по п.1, о т л и ч а !о— ц а я с я тем, что кодирующее устройство содержит детектор значащего момента модуляции, формирователь кодовой комбинации и и последователь1р но соединенных запоминающих блоков, к установочйым входам которйх подключены выходы формирователя кодовой комбинации, вход которого соединен с выходом детектора значащего момента модуляции, информационный вход которого соединен с информационными входами формирователя кодовой комбинации и первого эапоминаюцего блока и является информационным входом кодйрующего устройства, дополнительным входом которого являются разрешающие входы запоминающих блоков, а выход n-ro запоминающего блока и управляющий вход формирователя кодовой комбинации являются соответственно

25 выходом и управляющим входом кодирую щего устройства.

3. Система по п.1, о т л и ч а ю щ а я с я тем, что декодируюцее устройство содержит блок стробирования, Зр дешифратор и п+1 запоминаюцих блоков, считывающие выходы которых подключены к входам дешифратора, выход которого соединен с дополнительными входами эапоминаюцих .блоков, при этом разрешаюцие входы запоминаюцих блоков, кроме последнего, объединены и являются дополнительным входом декодируюцего устройства, информационным входом которого является инфор4 мационный вход блока стробиронания, выход которого подключен к входу. первого запоминающего блока, выход (n+1) -го запоминающего блока является выходом декодируюцего устройства, синхронизирующим и управляющим нхо45 дами которого являются соответственно синхронизирующий вход блока стробирования и управляющий вход дешифратора, а все запоминающие блоки, кроме последнего, соединены последо50 вательно.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9559409, кл. Н 04 У 3/00, 55 H 04 L 5/22, 1975.

661829

Фиг. 1

86

Фиг. У

Составитель E. Петрова

Редактор A. Зиньковский Техред О.Андрейко Корректор С.Патрушева.

Г

Заказ 2515/67 Тираж 774 Подписное

ЦИИИПИ Государственного комитета СССР по делам изобретений и откРытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r.Óæãîðoë, ул.Проектная,4