Интерполятор для систем программного управления

Интерполятор для систем программного управления

Иллюстрации

Показать все

Реферат

 

Colon Советскик

Социалистических

Республик (61) Дополнительное к авт. саид-ву (22) Заявлеио220277 (21) 2455331/18-24 с присоединением заявки Мо (23) Приоритет (5t)e. Кл.2

G05 В 19/18

Государственный комитет

СССР по делам изобретений и отк рытий

Опубликовано150579. Бюллетень М 18

Дата опубликования описанию 1805.79 (53) УДК621.503.. 55,(088. 8) (72) Авторы изобретения

Г, Я, Кузьмин, Н. A Смирнов, В. В, Яковлев, Г. В. Добрис и A. И. Пашенцев (71) Заявитель

{54) ИНТЕРПОЛЯТОР ДЛЯ СИСТЕМ ПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к области вычислительных устройств систем управления и может быть испольэовано в системах числового програмлного управления станками и другим технологи5 ческим оборудованием.

Известны интерполяторы для воспроизведения синусно-косинусной зависимости, построенные по принципу цифро-1О вых дифференциальных анализаторов

Е11 (2) .

Наиболее близким техническим реШением к данному изобретению является интерполятор для систем программного управления, содержащий блок управления, подключенный через блок ввода . программы к первому входу блока задания скорости, второй вход которого соединен с выходом генератора тактовых импульсов, выход блока задания скорости подключен к первым входам первого и второго интеграторов, выход первого интегратора соединен со вторым входом второго интегратора, первый вход которого соединен со вторым входом первого интегратора (3), НедостаткОм такого интегратора является ограниченность функциональных о возможностей, так как он может воспроизводить только синусно-косинусную зависимость.

Целью изобретения является расширеГ ние функциональных возможностей, заключающееся в возможности воспроизведения винтовой линии.

Поставленная цель достигается тем, что в интегратор введены элементы И, блоки сравнения, счетчики, регистр и генератор псевдослучайных чисел, вход которого и перные входы блоков сравнения подключены к выходу блока задания скорости, первые входы элементов

И соединены с выходами блока управления, вторые входы первого и второго элементов И подключены соответственно к выходам первого и второго блоков сравнения, вторые входы которых соединены с выходом генератора псевдослучайных чисел, выход блока задания скорости подключен ко второму входу третьего элемента И, выход которого соединей с первым входом первого счетчика, выход блока ввода программы подключен к .третьим входам первого и второго интеграторов, ко входу регистра, ко второму входу первого счет нка и к первому входу второго счетчика, второй и третий входы которого подсоединены к выходам первого и второго эле662913 ментов И соответственно, а выход — к

"перному .входу блока управления и ко

" второму входу четвертого элемента И, вторые входы пятого и шестого элемен1 тон И соединены соответственно с первым выходом второго интегратора и с выходом первого интегратора, а выход перного счетчика, выход регйстра и второй выход второго интегратора под -ключены к третьему входу первого блока сраннения, третьему входу второго блока сравнения и ко второму входу блока управления соответственно, Блок-схема интерполятора представ лена на чертеже и содержит блок ввода программы 1, генератор псевдослучайных чисел 2, блок управления 3, 15 блок задания скорости 4, первый 5 и, второй 6 блоки сравнения, первый 7 и второй 8 элементы И,второй счетчик 9, генератор тактовых импульсов 10, третий элемент И 11, перзый счетчик 12, входе третьего элемента И 11 присутствует разрешающий потенциал, вырабатываемый на ныходе блока управления 3 и поступающий на вход элемента И 11, Импульсы от блока задания скорости 4 начинают посту1 ать с выхода элемента

И 11 на вход счетчика 12. Остальные элеМенты И вЂ” 7, 8, 16, 17 и 18 закрыты: на их первйх входах присутствуют запрещающие потенциалы, посТупающие с "оответствующих выходов блока управления 3, Первый 14 и второй 15 интеграторы воспроизводят синусно-косинусную зависимость н соответстнии с выражением х = со s uu t, s = Ып аА, (1) .где х и у — содержимое интеграторов

l4 и 15; соответственно, рассматриваемае.,как число с запятой, фиксированной перед старшими разрядами. Эти величины могут рассматриваться и как частота появления импульсов на выходах интеграторов в дискретные моменты времейи t, задаваемые блоком задания скорости 4, и 2 коэффициент, -1 учитывающий разрядность (йнтеграторов. Как только текущее значение станет равным заданной конечной коор динате, на "втором выходе второго интегратора 15 появляется сигнал, по60

65 регистр 13, первый 14 и второй 15 интеграторы, четвертый 16, пятый 17 и шестой 18 элементы И .

Интерполятор работает следующим образом.

По сигналу, поступающему от блока управления 3 к блоку 1, в пер- . вый 14 и второй 15.интеграторы по шине 26 от блока 1 заносятся начальные условия. По сигналу, вырабатываемому на другом выходе блока 1, тактовая последоват@льнОсть импульсов, ныраба° тываемая генератором тактовых импульсов 10, преобразуется блоком задания скорости 4 в требуемую, и, поступая на их входы, задает скорость работы интеграторов 14 и 15. В это время на ступающий на вход блока управления

По этому сигналу вырабатывается сигнал нЙ ныходе блока управления 3, который Опи санным выше < пособом уст ана Вливает интеграторы 14 и 15 в перноначальное состояние. На другом выходе

I блока управления 3 появляется запрещающий потенциал, поступающий на пер вый вход элемента И ll, который прекращает запись импульсов в счетчик

12 и содержимое счетчика 12 станет равным времени работы интеграторов

14 и 15.

Q- к (2) где A — содержимое счетчика 12; время работы интеграторов 14, 15. На этом первый цикл работы устройства заканчивается.

Во втором цикле работы, цикле работы по сигналу, вырабатываемому на первом выходе блока управления 3, который поступает на вход блока 1, в, регистр 13 заносится числовой код, соответствующий расстоянию, которое должен пройти рабочий орган в горизонтальном напранпении R. По этому же сигналу содержимое счетчика 9 устанавливается н состояние

S =1-0,5 А= )-0,5 t. (3) где S — начальное состояние счетчио ка 9, Импульсы, вырабатываемые на выходе блока задания скорости 4 и поступающие по шине, связывающей выход блока задания скорости 4 со входом генератора псевдослучайны.с чисел 2 и с входами блоков сравнения 5 и б,имеют частоту в 2 раза большую, чем импульсы, посгупающие от блока задания скорости 4 на интеграторы 14 и 15.

Это позволяет синхронизировать импульсные последовательности, появляющиеся на выходах интеграторов 14 и 15 с выходной импульсной последовательностью счетчика 9.

На выходах генератора псевдослучайных чисел 2, представляющего собой

8-разрядный сдвиговый регистр с линейной обратной связью, начинают появляться импульсы. Наличие импульса кодируется как логическая единица, отсутствие — как нуль. Поэтому совокупность этих бинарных символов, при разрядности генератора псевдослучайных чисел 2 представляет собой двоФ ичный цифровой код чисел от 2 до (l-2 ).Эти импульсы поступают на входм первбго 5 и второго 6 блоков сравнения и сравниваются соответственно с содержимым счетчика 12 и содержимым регистра 13, При этом импульс на выходе блока 5 появляется только в слу чае, если двоичное число, выработанное генератором псевдослучайных чисел

2, не Меньше содержимого счетчика 12, а на выходе блока 6 — только н случае, если содержимое регистра 13 не меньше двоичного числа, выработанного ге66291 (4) =9 + Д+%, 50 нератором псевдослучайных чисел ? .

Интеграторы 14 и 15 работают таким же образом, как и в первом цикле, однако, поскольку на выходе блока управления 3 появляется разрешающий потенциал, поступающий на входы четвертого 16, пятого 17 и шестого 18 элементов И, то выходы интерполятора теперь непосредственно воздействуют на рабочие органы. Причем импульсная последовательность первого интегратора, появляющаяся на выходе элемента И 18, 10 осуществляет движение рабочего органа по первой пространственной оси вправо, а последовательность, вырабатываемая вторым интегратором, появляющаяся на элементе И 17, осуществляет движение рабочего органа по второй пространственной оси вниз, Импульсная последовательность, появляющаяся на выходе счетчика 9 и на выходе элемента И 16, осуществляет равно-, мерное перемещение рабочего органа вдоль третьей пространственной оси.

Счетчик 9, вырабатывающий эту последовательность, работает следующим образом. После занесения начальных условий описанным выше способом происхо 25 дит анализ состояния выхода счетчика

9. Если на выходе счетчика 9 присутствует импульс а=l (где а — состояние выхода счетчика 9), то на выходах блока управления 3 появляются разрешающие потенциалы, поступающие соответственно на входы второго 8 и первого

7 элементов И. За время одной итерации (под итерацией понимается (2 -1

8» тактов работы) на выходе генератора 35 псевдослучайных чисел 2 появятся все числа от 2 до (1-2) <. Поэтому число импульсов, появившихся на выходе первого блока сравнения 5 и поступающих на один из входов счетчика 9, соответствует дополнительному коду содержимого счетчика 12, а число импульсов, появившихся на выходе второго блока сравнения 6 и поступающих на другой вход счетчика 9, соответствует прямому коду содержимого регистра 13. Таким образом, содержимое счетчика 9 стало равно величине где; S, S q.- -содержимое счетчика 9 после t u t-l итераций, соответственно;

A - дополнительный код содержимого счетчика 12;  — код расстояния (содержимое счетчика 9) . Если на выходе, счетчика 9 импульс отсутствует (а=0), т о Й а соот вет ст вующем выходе блока управления 3 появляется запрещающий потенциал, поступающий на вход первого элемента И 7 и закрывающий

60 его, а элемент И 8 будет открыт. Таким образом,в этом случае к содержимому счетчика У эа итерацию добавляется только прямой код расстояния (код числа, записанного в регистре 13), Со- 65

6 держимог счетчика 9 станет рав11о величи не:

51= Я 11.Я (5)

В дальнейшем происходит опять анализ состояния выхода счетчика 9 и в зависимости ат наличия или отсутствия импульса на его выходе происходит сложенй1е по формуле (4) или (5) . Таким образом, за время, равное количеству итеоаций A на выходе элемента И 16, появится R импульсов, т,е. частота и R повторения импульсов равна — = и

A к рабочий орган, связанный с этим выходом, осуществит равномерное передвижение вдоль третьей пространственной оси. В целом, с учетом воздействия на рабочий орган интеграторов 14, 15 .(см. формулу 1) интерполятор будет воспроизводить зависимость х = cos uut.

У=61П В1

z= cut. (6) т.е. винтовую линий.

После окончания A-й итерации на первом выходе блока управления 3 появляется сигнал останова, прекращающий работу интерполятора.

Таким образом, преимуществом интерполятора является то, что он позволяет воспроизводить не только синуснокосинусную зависимость, но и винтовую линию, т.е. задавать движение. рабочим органам. не только в двух пространственных направлениях, но и по всем трем осям пространственных координат.

Формула изобретения

Интерполятор для систем программного управления, содержащий блок управления, подключенный через блок ввода программы к первому входу блока задания скорости, второй вход которого соединен с выходом генератора тактовых импульсов, выход блока задащля скорости подключен к первым входам первого и второго интеграторов, выход первого интегратора соединен со вторым входом второго интегратора, первый вход которого соединен со вторым входом первого интегратора, о тл и ч а ю шийся тем, что, с целью расширения функциональных возможностей интерполятора, в него введены элементы И, блоки сравнения, счетчики, регистр и генератор псевдослучайных чисел, вход которого и первые входы блоков сравнения подключены к выходу блока задания скорости, первые входы элементов И соединены с выходами блока управления, вторые входы перзого и второго элементов И подключены соответственно к выходам первого и второго блоков сравнения, втб- рые входы которых соединены с выходом генератора псевдослучайных чисел, выход блока задания скорости подключен первого счетчика, выход регистра и второй выход второго интегратора подключены к третьему входу первого блока сравнения, третьему входу второго блока сравнения и ко второму входу блока управлени . соответственно.

Источники информации, принятые во внимание при экспертизе

1. Дригваль Г, П. Пифровые дифференциальные анализаторы. H . Cos. радио, 1970, с. 394-396.

2. Неслуховский К. С. 11ифровые дифференциальные анализаторы. М., Машиностроение, 1968.

3. Авторское свидетельство СССР

Р 555381, кл. 505 В 19/18, 1975. в к ; : У а /

5 66?913

;.рф к второму входу третьего элемента

И, выход которого соединен с первым входом первого счетчика, выход, блока .ввода программы подключен к третьим .входам первого и второго интеграторов, ко входу регистра,ко второму входу первого счетчика и к первому входу 8 второго счетчика, второй и третий входы которого подсоединены к выходам первого и второго элементов И соответственно,а выход — к первому входу блока управления и ко второму 10 входу четвертого элемента H вторые входы пятого и шестого элементов И соединенй соответственно с пер вым выходом второго интегратора и с выходом первого интегратора, а выход 15

Составитель В. Кошкин реликтами н. веселкина теиреа л. АлФеРова кор ектор A. Грин»кис

Заказ 2694/48 Тираж 1014 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Ра ская наб д» 4/5

Филиал ППП Патент ., r. Ужгород, ул. Проектная, 4