Устройство формирования адресов для контроля блоков памяти

Устройство формирования адресов для контроля блоков памяти

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

Государственный комитет по делам изобретеи1 и и открьиий (72) Авторы изобретения

А. Н. Иванов, В. П. Андреев, А. Н. Пресняков и В. А. Коржев

Особое конструкторское бюро вычислительной техники Рязанского радиотехнического института (71) Заявитель (54) УСТРОЙСТВО ФОРМИРОВАНИЯ АДРЕСОВ

ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ

Изобретение относится к вычислительной технике, в частности к устройствам дляпроверки запоминающих устройств (ЗУ), и может быть использовано в аппаратуре контроля ЗУ для формирования контролирую- 5 щих тестов.

Известны устройства формирования адресов для контроля блоков памяти .(1, 2).

Одно из известных устройств (1) содержит счетчик адресов, подключенный к бло- 10 ку формирования адресов, узел сравнения адресов, коммутатор, счетчик циклов, подсоединенный к узлу сравнения циклов и узлу сравнения адресов, блок формирования сигналов управления, соединенный с про- 15 граммным блоком и блоком управления, счетчик адресных операций и блок сравнения количества циклов.

Наиболее близким техническим решением к изобретению является устройство, содер- 20 жащее регистр адресов, выходы которого подключены к тестируемому ЗУ, логическую схему, соединенную с регистром адреса и,с устройством программного управления, дополнительные регистры-счетчики 25 младшего и старшего адреса тестируемого

ЗУ, регистр-счетчик указательного адреса, выходы которых подсоединены к логической схеме, компаратор адресов, входы которого подключены к выходам регистра ад- 30 реса и к выходам регистров-счетчиков, а выход — к устройству программного управления. Принятая структура позволяет увеличивать, уменьшать, модифицировать содержимое регистра адреса или заменять его содержимым других регистров в соответствии с программой устройства управления.

Благодаря этому возможно проведениетестов типа: «Последовательное заполнение 1 и О», «Бегающие 1 и 0», «Попарное считывание 1 и О», «Галлопирующие 1 и 0», «Попарная запись — считывание 1 и 0», «Запись — считывание галлопирующих 1 и 0» ит. п.

К недостаткам устройства относятся сложность и малое быстродействие, обусловленное необходимостью сравнения адресов в компараторе и пересылками адреса из регистров-счетчиков в регистры адреса.

Цель изобретения — повышение быстродействия устройства.

Указанная цель достигается тем, что устройство содержит счетчик сравнения адресов, вход которого соединен с четвертым выходом блока программного управления, а выход в с третьим входом блока программного управления, второй и третий входы коммутатора соответственно подключены к вторым выходам счетчика текущего адреса и счетчика адреса теста проверки, 665330

Составитель В. Вакар

Техред Н. Строганова

Коррекор Л. Орлова

Редактор И. Грузова

Заказ 1033/18 Изд. 1хв 341 Тираж б80 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открыгий

113035, Москва, %-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит счетчик 1 текущего адреса проверки Аl тестируемого ЗУ, счетчик 2 адреса теста проверки А2 тестируемого ЗУ, счетчика 3 сравнения адресов, блок 4 программного управления и коммутатор 5 адреса.

Работает устройство следующим образом.

Для задания тестовых программ, обращения к тестируемому ЗУ по адресам Аl и

А2 должны чередоваться. Блок 4 программного управления в соответствии с алгоритмом выбранного теста разрешает выдачу через коммутатор 5 адреса Аl от счетчика 1 текущего адреса или адреса А2 от счетчика

2 адреса теста проверки, а также изменяет состояние этих счетчиков и счетчика 3 сравнения адресов. Состояние счетчика 3 сравнения адресов изменяется так, что в любой момент времени он хранит код, равный разности кодов счетчика 1 текущего адреса и счетчика 2 адреса теста проверки, Таким образом, счетчик сравнения адресов обнулен в момент выполнения условия равенства кодов счетчиков 1 и 2 Аl=А2. Условные переходы в алгоритмах перечисленных тестов формируются при выполнении условий

А1=0, А2=0, Аl =А2. Информация о состоянии счетчиков 1 и 2 и счетчика 3 поступает в блок 4 программного управления.

Формула изобретения

5 Устройство формирования адресов для контроля блоков памяти, содержащее блок программного управления, первый и второй выходы которого соединены соответственно с входами счетчика текущего адреса и счет10 чика адреса теста проверки, первые выходы которых подключены соответственно к первому и второму входам блока программного управления, третий выход которого соединен с первым входом коммутатора, от15 лнчающееся тем, что, с целью повышения быстродействия, оно содержит счетчик сравнения адресов, вход которого сосдинен с четвертым выходом блока программного управления, а выход — с третьим входом

20 блока программного управления, второй и третий входы коммутатора соответственно соединены с вторыми выходами счетчика текущего адреса и счетчика адреса теста проверки.

25 Источники информации, принятыс во внимание при экспертизе

1. Авторское свидетельство СССР, Ко 526954, кл. G 11 С 29/00, 1975.

2. Патент США Мю 3751649, 235 — 153 АС, 30 кл. G 11 С 29/00, опублик. 1974,