Аналого-цифровой интегрирующий преобразователь с изменяемым временем интегрирования

Аналого-цифровой интегрирующий преобразователь с изменяемым временем интегрирования

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республмк

ОrIИСАНИЕ 666641

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДПВЛЬСТВУ (61) дополнительное к авт. свид-ву (22) Заявлено 06.04.77 (21) 2474717/18-21 с присоединением заявки № (23) Приоритет (51) М. Кл.

Н 03 К 13/02

Гюсударстваинай катхтет

СССР па далам мэобратаихм н аткрытнй

Опубликовано 05.06.79. Бюллетень № 21

Дата опубликования описания 05.06.79 (53) УДК

681 325 (088.8) (72) Авторы изобретения

В. И. Мартынюк и А. В. Холодюков (71) Заявитель (54) АНАЛОГΠ— ЦИФРОВОЙ ИНТЕГРИРУЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ

С ИЗМЕНЯЕМЫМ ВРЕМЕНЕМ ИНТЕГРИРОВАНИЯ

Изобретение относится к автоматике и вычислительной технике, в частности к преобразователям аналоговой величины в цифровую, и может быть использовано при разработке устройств связи датчиков непрерывных аналоговых сигналов с цифровыми вычислительными машинами.

Известен интегрирующий аналого-цифровой преобразователь (АЦП), содержащий интегрирующий блок, схему управления интегрирую. щим блоком, генератор тактовых импульсов, схему задания времени интегрирования и преобразующий входной аналоговый сигнал в цифровой, пропорциональный интегралу входного сигнала за время интегрирования, задаваемое схемой задания времени интегрирования (11.

Недостатком данного преобразователя является то, что он не позволяет изменять время интегрирования но время преобразования длительных сигналов и одновременно использовать каждое. преобразование н качестве метки текущего времени преобразуемого сигнала, так как время преобразрвания зависит от неконтролируемого периода помехи, наложенной на преобразуемый сигнал.

Известен также интегрирующий аналого-цифровой преобразователь с изменяемым временем интегрирования, содержащий интегрирующий блок, управляющие входы которого соединены с выходами схемы управления интегрирующим блоком, вход которой через переключатель времени интегрирования соединен с выходами делителя частоты, и генератор тактовых импульсов, выход которого соединен со входом делителя частоты. Данный преобразователь преобразует входной аналоговый сигнал в цифровой, пропорциональный интегралу входного сигнала за время интегрирования, определяемого положением переключателя времени интегрирования и генератором тактовых импульсов (2).

Однако указанный преобразователь также не позволяет производить изменение времени интегрирования во времени преобразования длитель20 ных сигналов без потери точности в момент переключения. Также он не позволяет использовать каждое преобразование в качестве метки текущего времени преобразуемого сигнала при

6f) 664 I

3 изменении времени интегрирования. Эги недо- с статки обусловлены тем, что при изменении Р времени интегрирования в момент вьшопнения преобразования происходит неконтролируемое С изменение времени интегрирования данного так- в

5 та преобразования, которое и вызывает потерю части информации о сигнале и его текущем времени. с

Целью изобретения является устранение поте- л

1ри информации о сигнале и текущем времени о и при переключении времени интегрирования, т.е. и повышение точности аналого-цифрового преобразователя.

Поставленная цель достигается тем, что в ана- р лого-цифровой интегрирующий преобразователь с изменяемым временем интегрирования, содержащий интегрирующий блок, управляющие т входы которого соединены с выходом устройт ства управления, генератор тактовых импульсов, подключенный к делителю частоты, и переклю- 2д п чатепь, введены управляемый дешифратор, элев мент И, формирователь и триггеры, причем уп- с равляемый дешифратор информационными вхо- 6 дами соединен с выходами делителя частоты и генератора тактовых импульсов, выходы тригге- 25 ров соединены с управляющими входами управляемого дешифратора, первые входы триггеров т соединены с соответствующими выходами переключателя, входы элемента И соединены с выходами управляемого дешифратора, а выход — 30 с устройством управления и.входо м формирователя импульсов, выход которого соедийен с другими входами триггеров и установочными входами делителя частоты.

4 тва управления 7 соединены со счетчиком 3 и егистром памяти 4 интегрирующего блока.

Вход формирователя импульсов 11 соединен

T-входами 0-триггеров 10 и шиной устаноочных выходов делителя 6.

АЦП работает следующим образом.

Импульсы генератора 5 через делитель 6 потупают на входы дешифратора 8, частота появения на одном из выходов которого опредеяется уровнем логической единицы на одном

3 управляющих входов и выходе соответствуюцего 0-триггера 10. Импульсы с дешифратора ерез элемент И 9 поступают на устройство упавпения 7, в котором вырабатываются команды управления счетчиком 3 и регистром памяти Ч. Длительность такта определяется частоой появления импульсов на выходе дешифраора 8.

Кроме того, импульсы с выхода элемента И 9 оступают на вход формирователя импульсов 11, котором из заднего фронта тактового имнульа вырабатывается импульс установки делителя в исходное состояние и импульс смены состояния D-триггеров 10. Если до прихода импульса мены состояний положение переключателя не изменялось (не было переключения времени инегрирования), то приход импульса подтвердит предыдущее состояние 0-триггеров 10 и схема начнет формирование длительности такта, равной длительности предыдущего.

Если же до прихода импульса смены состояний было произведено переключение времени интегрирования, то с приходом импульса 0-триттеры 10 переключаются в новое положение, и схема начинает формирование длительности такта соответствующего новому положению переключателя 12.

Таким образом, независимо от момента переключения времени интегрирования формирование нового такта начинается только в момент окон4о чания предыдущего такта.

Использование АЦП позволяет производить преобразование аналогового сигнала в цифровую форму с одновременным использованием каждого такта преобразования в качестве. меток времени;

4> Кроме того, возможность переключения времени интегрирования без потери информации о сигнале и текущем времени позволяет значительно сократить объем информации, вводимой в ЭВМ и тем самым снизить требования к объему оперативной памяти ЭВМ и увеличить число подключенных к ЭВМ внешних устройств.

Аналого-цифровой интегрирующий преобразователь с изменяемым временем интегрирования, содержащий интегрирующий бпок,.управляющие входы которого соединены с выходом устройНа чертеже показана структурная схема предлагаемого АЦП.

АЦП содержит интегрирующий блок, состоящий из согласующего усилителя 1, преобразователя напряжение — частота 2, счетчика 3 и регистра памяти 4, генератора 5 тактовых импульсов, делитель частоты 6, устройство 7 управления интегрирующим блоком, управляемый дешифратор 8, элемент И 9, D-триггеры

10, формирователь импульсов 11 и переключатель 12. Количество управляющих входов и информационных выходов дешифратора, а также количество D-триггеров равно числу необходимых значений времен интегрирования.

Выходы переключателя 12 соединены с 0*вхо дами соответствующих 0-триггеров 10, выходы которых соединены с соответствующими управляющими входами дешифратора 8. Информационные входы дешифратора 8 соединены с выходами делителя 6 и генератора 5. Информационные выходы дешифратора 8 соединены р входами.элемента И, выход которой соединен со входом устройства управления 7 и со входом формирователя импульсов 11. Выходы устрой-.

Формула изобретения

666641

Составитель Л, Голубович

Техред О. Андрейко Корректор М. Ви ла

Редактор В. (. мирягина

Тираж 1059 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 3206/44

Филиал ППП Патент",г. Ужтород, ул. Проектная, 4 ства управления, генератор тактовых импульсов, подключенный к делителю частоты, и переключатель, о т л и ч а ю ш и и с я тем, что, с целью повышения точности преобразования, в него введены управляемый дешифратор, элемент

И, формирователь и триггеры, причем управляемый дешифратор информационными входами соединен с выходами делителя частоты и генератора тактовых импульсов, выходы триггеров соединены с управляюшими входами управляемого дешифратора, первые входы триггеров соединены с соответствуюшими выходами переключателя, входы элемента И соединены с выхода6 ми управляемого дешифратора, а выход - c устройством управления и входом формирователя импульсов, выход которого соединен с другими входами триггеров и установочшямп входами делителя частоты.

Источники информации, принятые во внимание при экспертизе

1. Патент США К 3883863, кл. 340/347, 1о МКН Н 03 К 13/20, 13.05.75.

2. Прянишников Б. А. Интегрируюшие цифровые вольтметры постоянного тока. l!.. 1о76, "Энергия, с. 20.