Преобразователь угла поворота вала в код

Преобразователь угла поворота вала в код

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социал исти иеских

Республик

О П И С A Н И Е ()669374

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 14.03.77 (21) 2462089/16-24 с присоединением заявки М=— (23) Приоритет— (51) М. Кл

G 08 С 9/04

Гасударстаанный квинтет ссср па делам нзабратаннй и аткрытнй

Опубликовано 25.06.79. Бюллетень № 23

Дата опубликования описания 03.07.79 (53) УДК 681.325 (088.8) (72) Авторы изобретения

А. С. Буданов, А. А. Гаврилов, В. П. Максимов и М. К. Шумская (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА

ВАЛА В КОД

Изобретение относится к цифровой измерительной тхнике и может использоваться для преобразования угловых координат в цифровой код.

Известен преобразователь углового положения вала в цифровой код, содержащий вращающийся трансформатор (СКВТ), соединенный с входами сумматоров, выходы которых через фазочувствительные выпрямители подключены к первым входам вентилей, вторые входы которых подключены к выходу генератора импульсов, а выходы соединены через реверсивный счетчик и преобразователь код — напряжение (1).

Недостатком такого устройства является малая точность.

Наиболее близок к предлагаемому изобретению преобразователь угла поворота вала в код, содержащий синусно-косинусный вращающийся трансформатор, два входа которого через формирователи синусоидального напряжения соединены с выходами первого дешифратора, задающий генератор, выход которого подключен к входам двух делителей частоты, выходы первого делителя частоты соединены с входом первого дешиф2 ратора и первым входом формирователя импульса ввода кода, выход которого подключен к первому входу блока ввода кода, второй вход которого соединен с первым выходом реверсивного счетчика, а выход соединен с вторым входом второго делителя частоты, выход которого подключен к входу второго дешифратора, первый выход второго дешифратора соединен с входом третьего формирователя синусоидального сигнала, второй выход — через четвертый фор10 мирователь синусоидального сигнала соединен с первым входом первого сумматора, второй вход которого подключен к выходу первого преобразователя код †напряжение, первый вход которого подключен к второму выходу реверсивного счетчика, выход первого сумматора соединен с первым входом управляемого делителя напряжения, второй вход которого подключен к выходу интегратора, выход избирательного усилителя соединен с первыми входами двух

20 синхронных детекторов, вторые входы которых подключены соответственно к третьему и четвертому выходам второго дешифратора, выход первого синхронного детектора соединен с входами порогового блока и преобра669374

45 зователя напряжение -частота, выходы которых соединены соответственно с первым и вторым входами блока управления, выход которого подключен к первому входу реверсивного счетчика, выход второго синхронного детектора соединен с входом интегратора !2).

Недостатком этого устройства является недостаточная точность и стабильность.

Цель изобретения — повышение точности и стабильности устройства.

Это достигается тем, что в устройство введены второй преобразователь код †напряжение, два масштабных усилителя, фазосдвигающий блок и четыре сумматора, второй выход реверсивного счетчика соединен с первым входом второго преобразователя код — напряжение, выходы третьего и четвертого формирователей синусоидального сигнала соединены соответственно через первый и второй масштабные усилители с вторыми входами первого и второго преобразователей код — напряжение, выходы третьего формирователя синусоидального напряжения и второго преобразователя код-напряжение подключены соответственно к перму и второму входам второго сумматора, первый и второй выходы синусно-косинусного вращающегося трансформатора подключены соответственно к первым входам третьего и четвертого сумматоров, вторые входы которых соединены соответственно с выходами второго сумматора и управляемого делителя напряжения, выход третьего сумматора непосредственно, а выход четвертого сумматора через фазосдвигающий блок подключены соответственно к первому и второму входам пятого сумматора, выход которого соединен с входом избирательного усилителя, выход задающего генератора подключен к второму входу формирователя импульса ввода кода, второй выход блока управления соединен с вторым и третьим входами реверсивного счетчика.

На фиг. 1 дана блок-схема предлагаемого преобразователя; на фиг. 2 — диаграммы, поясняющие работу устройства; на фиг. 3 — векторная диаграмма, поясняющая доворот по фазе компенсирующих напряжений точным каналом.

Устройство содержит синусно-косинусный вращающийся трансформатор 1, фазосдвигающий блок 2, первый, второй, третий, четвертый, пятый сумматоры 3 — 7, избирательный усилитель 8, первый и второй синхронные детекторы 9 и 10, пороговый блок 11, преобразователь 12 напряжение-частота, блок 13 управления, реверсивный счетчик 14, младшие разряды 15, старшие разряды 16, задающий генератор 17, формирователь 18 импульса ввода кода, первый и второй делители 19 и 20 частоты, блок 21 ввода кода. первый, второй, третий и четвертый формирователи 22 — 25 синусои о

1S о

25 зо

3s

50 дального напряжения, дешифраторы 26 и

27 первый и второй, первый и второй масштабные усилители 28 и 29, первый и второй преобразователи 30 и 31 код — напряжение, интегратор 32, управляемый делитель 33 напряжения.

Выход задающего генератора 17 соединен с входами первого и второго делителей

19 и 20 частоты. Выход первого делителя

19 частоты через первый дешифратор 26, первый и второй формирователи 22 и 23 синусоидального напряжения подключены к обмоткам статора синусно-косинусного вращающегося трансформатора I. Выход второго делителя 20 частоты через второй дешифратор 27 подключен к третьему формирователю 24 синусоидального напряжения, второй вход второго делителя 20 частоты подключен к выходу блока 21 ввода кода.

Первая обмотка ротора синусно-косинусного вращающегося трансформатора 1 через третий сумматор 5 соединена с первым входом пятого сумматора 7, а вторая обмотка— через четвертый сумматор 6 и фазосдвигающий блок 2 соединена с другим входом пятого сумматора 7. Выход пятого сумматора

7 через избирательный усилитель 8 подключен к первым входам первого и второго синхронных детекторов 9 и 10. Выход первого синхронного детектора 9 через параллельно включенные пороговый блок 11 и преобразователь 12 напряжение — частота соединен с блоком 13 управления, выход которого соединен с реверсивным счетчиком

14, а выход старших разрядов 16 реверсивного счетчика !4 подключен к одному из входов блока 21 ввода кода. Выход второго синхронного детектора 10 через интегратор 32, управляемый делитель 33 напряжения подключен к второму входу четвертого сумматора 6. Входы формирователя 18 импульса ввода кода подключены к выходу задающего генератора 17 и к второму выходу первого делителя 19 частоты, а выход формирователя 18 импульса ввода кода подключен к другому входу блока 21 ввода кода. Выход младших разрядов 15 реверсивного счетчика 14 подключен к первым входам первого и второго преобразователей 30 и 31 код — напряжение, выходы которых подключены к входам первого и второго сумматоров 3 и 4. Два выхода второго дешифратора 27 подключены к вторым входам первого и второго синхронных детекторов

9 и IO, другие два выхода — к входам третьего и четвертого формирователей 24 и 25 синусоидального напряжения. Выход третьего формирователя 24 синусоидального на-. пряжения подключен -к входу второго сумматора 4 и через второй масштабный усилитель 29 к второму входу первого преобразователя 30 код — напряжение. Выход четвертого формирователя 25 синусоидального наi,ðÿæñHèÿ подключен к входу первого сумма669374

5О

5 тора 3 и через первый масштабный усилитель 28 к второму входу второго преобразователя 31 код — напряжение. Выход первого сумматора 3 соединен с одним из входов управляемого делителя 33 напряжения, а выход второго сумматора 4 — с вторым входом третьего сумматора 5.

СКВТ 1 преобразует угол поворота выходного вала в напряжение, фазовый сдвиг которого пропорционален углу поворота входного вала. Два напряжения с роторных обмоток (синусной и косинусной) по- to даются на один из входов третьего и четвертого сумматоров 5 и 6. На вторые входы этих сумматоров подаются компенсирующие напряжения, которые сдвинуты друг относительно друга на 90 . В исходном состоя55 нии, т. е. при равенстве фаз. напряжений с СКВТ 1 и компенсирующих напряжений, сигналы на входах сумматоров 5 и 6 сдвинуты на 180 . Напряжение с сумматора 6 фазируегся с выходным напряжением сумматора 5, для этого фазосдвигающий блок йа

2 сдвигает на угол + 90 выходное напряжение сумматора 6. Знак плюс или минус зависит от того, какое напряжение с СКВТ подается на сумматор 6 — с синусной или косинусной обмоток. Пятый сумматор 7 суммирует сфазированные напряжения, а из25 бирательный усилитель 8 выделяет первую гармонику сигнала. На первом синхронном детекторе 9 фазовый сдвиг первой гармоники преобразуется в постоянное напряжение, пропорциональное фазовому сдвигу меж- зф ду напряжениями с CKBT 1 и компенсационным, а второй синхронный детектор 10 выделяет только составляющую, пропорциональную амплитудному разбалансу между выходными напряжениями с СКВТ и компенсационными, снимаемых с сумматоров 3 и 4.

После интегрирования интеграторов 32 напряжение, пропорциональное амплитудному разбалансу, поступает на управляемый делитель 33 напряжения, который изменяет амплитуду поступающего на него напряжения до тех пор, пока сигнал амплитудного разбаланса не станет равен нулю. Напряжение пропорциональное фазовому разбалансу с первого синхронного детектора 9 поступает на преобразователь 12 напряжение— частота и пороговый блок 1. Первый преобразует напряжение в частоту импульсов, заполняющих через блок 13 управления реверсивный счетчик 14, второй — вырабатывает команды на режим работы: с какого уровня выходного напряжения фазового разбаланса начинать заполнение и характер работы — суммирование или вычитание. Пороговый блок 11 исключает колебания по мере уменьшения фазового разбаланса, последнее влечет уменьшение частоты заполнения реверсивного счетчика 14. Порог чувствительности выбирается так, чтобы он был меньше половины цены младшего разряда

15 реверсивного счетчика 14. До настоящего времени рассматривался тракт обработки выходных сигналов СКВТ после суммирования с компенсационными.

Импульсы задающего генератора 7 поступают одновременно на два делителя 19 и 20 частоты, при этом делитель 20 допускает начальную установку состояний своих триггеров. Состояние четырех последних триггеров делителя 19 частоты поступает на дешифратор 26, который в зависимости от состояния четырех триггеров делителя 19 вырабатывает импульсы на двух выходах (см. фиг. 2а, б,в). Формирователи 22 и 23 синусоидального напряжения вырабатывают путем кусочнолинейной аппроксимации два напряжения (см. фиг. 2г), сдвинутых друг относительно друга на 90, для создания режима фазовращателля на СКВТ 1. В делитель

20 частоты один раз за период формируемого напряжения вводится число из старших разрядов 16 реверсивного счетчика 14. Команда на ввод числа вырабатывается формирователем 18 импульса ввода кода в момент, когда все триггеры делителя 19 частоты устанавливаются в нулевое состояние.

Связь между задающим генератором !7 и формирователем 18 импульса ввода кода предназначена для строгой временной привязки импульсов задающего генератора 17 к моменту установки делителя 19 частоты в нулевое положение и для стробирования HMпульса ввода кода.

Таким образом, число из старшего разряда 16 реверсивного счетчика 14 через блок 2! ввода кода записывается в делитель

20 частоты и является исходным для него.

Так как коэффициенты делителей 19 и 20 равны. при завершении цикла делителем 19 частоты (переход в нулевое состояние) делитель 20 частоты вернется также к исходному числу, записанному ранее из старших разрядов 16 реверсивного счетчика 14. Полученный за счет ввода числа временной сдвиг между идентичными кодовыми комбинациями в делителях 19 и 20 частоты дешифраторы 26 и 27 и формирователи 22—

25 синусоидального напряжения трансформируют в фазовый сдвиг напряжений. Ранее уже говорилось, что разрешающая способность устройства при использовании только преобразования временного сдвига кодовых комбинаций в делителях 19 и 20 частоты в фазч компенсирующего напряжения составит -, где п — число разрядов делитлей 19 и 20 частоты. Если n = 8, то разрешающая способность составит 24225;

Одновременно работает другой канал изменения фазы компенсирующих напряжений, который использует принцип изменения фазы результирующего напряжения, получаемого за счет суммирования двух, находящихся в квадратуре, сигналов, один из

669374

20

Формула изобретения

45

7 которых модулирутся по амплитуде. При этом максимальная величина амплитуды модулированного напряжения определяется максимальным значением угла доворота компенсирующих напряжений точным каналом.

Если амплитуда формируемого синусоидального сигнала составляет 3В, то, = 1 24 22,5" = 0,0245 рад

Vt щ = Ъ а пр = ЗВ = 0 0245 73 Мв поворот по фазе компенсирующих напряжений точным каналом поясняется фиг. 3

V и Vg, — векторы выходных напряжений с СКВТ 1, фаза их зависит от угла поворота ротора; Чщ и Vz — векторы компенсирующих напряжений с формирователей 25. и 24 синусоидального напряжения. На фиг. 3 показано положение, когда канал грубой подстройки по фазе отработал разбаланс, а канал точной подстройки отрабатывает при этом разбаланс Д) 1 24 22,5". Выше уже говорилось, что условием равновесия является сдвиг на 180 напряжений, поступающих на сумматоры 6 и 5. Напряжения с формирователей синусоидальных напряжений поступают на масштабные усилители

28 и 29, при этом Vq„— не инвертируется, а

У к — инвертируется. На преобразователях

30 и 31 код †напряжен максимальные величины Vi и V geлятся пропорционально коду, записанному в младших разрядах 15 реверсивного счетчика 14.

В сумматорах 3 и 4 сигналы с формирователей 24 и 25 синусоидального напряжения суммируются с квадратурными, снимаемыми с преобразователей 30 и 31 коднапряжение. Благодаря наличию двух каналов удается поднять разрешающую способность и точность устройства без увеличения частоты задающего генератора 17 и увеличения коэффициента деления делителей 19 и 20 частоты.

Разрешающая способность предлагае560 мого устройства равна - -„—,, где п — число разрядов в делителях 19 и 20 частоты и соответственно число старших разрядов 16 реверсивного счетчика 14; m — число младших разрядов 15 реверсивного счетчика 14.

При и = 8 и m = 8 разрешающая способность составит 6 a = 19,77 .

Использование напряжений с двух роторных обмоток СКВТ 1 позволяет уменьшить результирующую фазовую ошибку от неравенства и от неортогональности питающих напряжений. Стабильность результатов измерений обусловлена выбором структуры формирования питающих и компенсирую. щих напряжений, не содержащей избирательных цепей, а также принятой структурой элемента сравнения фаз. При малых значениях фазовых сдвигов элемент сравнения фаз, включающий блоки 2, 5, 6, 7, 9, дает погрешность определения равенства фаз

Эо

8 первых гармоник при вы=1 от неравенства амплитуд при коэффициенте нелинейных искажений около О,loiq м е н ь шmе, чем 5 угловых секунд. Регулировкой добротности избирательного усилителя 8 легко снижается погрешность от высших гармонических составляющих до допустимой величины, а выбором коэффициента усиления первой гармоники избирательным усилителем 8 снижается приведенное значение дрейфа нулевого уровня сыихронного детектора 9. Как уже говорилось, дальнейшему повышению точности определения равенства фаз первых гармоник препятствовало неравенство амплитуд напряжений с СКВТ 1 и компенсирующих. В данном устройстве введена обратная связь, с целью уменьшения неравенства амплитуд, а следовательно, и компенсация погрешности, обусловленная названной причиной. Блоки 10, 32, ЗЗ реализуют это.

Преобразователь угла поворота вала в код, содержащий синусно-косинусный вращающийся трансформатор, два входа которого через формирователи синусоидального напряжения соединены с выходами первого дешифратора, задающий генератор, выход которого подключен к входам двух делителей частоты, выходы первого делителя частоты соединены с входом первого дешифратора и первым входом формирователя импульса ввода кода, выход которого подключен к первому входу блока ввода кода, второй вход которого соединен с первым выходом реверсивного счетчика, а выход соединен с вторым входом второго делителя частоты, выход которого подключен к входу второго дешифратора, первый выход второго дешифратора соединен с входом третьего формирователя синусоидального сигнала, второй выход — через четвертый формирователь синусоидального сигнала соединен с первым входом первого сумматора, второй вход которого подключен к выходу первого преобразователя код — напряжение, первый вход которого подключен к второму выходу реверсивного счетчика, выход первого сумматора соединен с первым входом управляемого делителя напряжения, второй вход которого подключен к выходу интегратора, выход избирательного усилителя соединен с первыми входами двух синхронных детекторов, вторые входы которых подключены соответственно к третьему и четвертому выходам второго дешифратора, выход первого синхронного детектора соединен с входами порогового блока и преобразователя напряжение — частота, выходы которых соединены соответственно с первым и вторым входами блока управления, выход которого под669374

9 ключен к первому входу реверсивного счетчика, выход второго синхронного детектора соединен с входом интегратора, отличающийся тем, что, с целью повышения точности и стабильности устройства, в него введены второй, преобразователь код — напряжение, два масштабных усилителя, фазосдвигаюший блок и четыре сумматора, второй выход реверсивного счетчика соединен с первым входом второго преобразователя код — напряжение, выходы третьего и четвертого формирователей синусоидального сигнала соединены соответственно через первый и второй масштабные усилители с вторыми входами первого и второго преобразователей код †напряжен, выходы третьего формирователя синусоидального напряжения и второго преобразователя код — напряжение подключены соответственно к первому и второму входам второго сумматора, первый и второй выходы синусно-косинусного вращающегося трансформатора подключены соответствен10 но к первым входам третьего и четвертого сумматоров, вторые входы которых соединены соответственно с выходами второго сумматора и управляемого делителя напряжения, выход третьего сумматора непосредственно, а выход четвертого сумматора через фазосдвигаюший блок подключены соотвественно к первому и второму входам пятого сумматора, выход которого соединен с входом избирательного усилителя, выход задающего генератора подключен к второму входу формирователя импульса ввода кода, второй выход блока управления соединен с вторым и третьим входами реверсивного счетчика.

Источники информации, принятые во внимание при экспертизе

ss 1. Авторское свидетельство СССР № 222205, кл. G 08 С 9/00, 1964.

2. Заявка М 2461458/24, кл. G 08 С 9/00,,11.03.77, по которой принято решение о выдаче авторского свидетельства.

669374

Оо 4 4

Х

4 о о

« t« ф о б

7 к

7i 3> Е

Ъã1, ;/.o jÙ тг«

O ф.

В е о.

Ъ

Составитель Г. Антонова

Редактор Л. Гребенникова Техред О. Луговая Корректор Н. Горват

Заказ 3663/41 Тираж 709 Подписное

ЦН И И П И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал П П П «Патент», г. Ужгород, ул. Проектная, 4