Триггер с неразрушаемой памятью

Триггер с неразрушаемой памятью

Иллюстрации

Показать все

Реферат

 

Сова Соеетсии»

Социалистически»

Республик опислние

ИЗОЬРЕТЕНКЯ

И АВТОРСКОМУ СВИДВТВЛЬСТВУ (61) Дополнительное к авт. свил-ву— (22) Заявлено 10.06.77 121) 2494713 j18-21 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 25.06.79. Бюллетень № 23

Лата опубликования описания 25.06.79 (it)669477 ( и

И

Н 03 К 3/286

Гасударетааявьй»ттяатат ссср аа девам язвбрвтан»» я атх мтяй (53) УДК

621.374 (088 8) Л. С. Розннский, H. А. Иофис, А. Г. Савченков, H. В. Пароль и Ю. М. Хашеватскнй (72) Авторы изобретения (71) Заявитель (54) ТРИГГЕР С НЕРАЗРУШАЕМОЙ ПАМЯТЬЮ

Изобретение относится к импульсной технике и предназначено для использования в системах дискретной автоматики.

Известно устройство — триггер с неразрушаемой памятью, содержащее управляемый коммутатор, первый информационный вход которого соединен с шиной тактовых импульсов, первый управляющий вход — с первым выходом фазорасшепителя, второй выход которого соединен со вторым управляющим входом управляемого коммутатора, халькогенндный элемент памяти, вход — выход ко- 1В торого соединен с выходом коммутатора и входом фазорасшепителя, второй информационный вход управляемого коммутатора через конденсатор соединен с шиной тактовых импульсов и через резистор с обшей шиной (1)

Недостаток устройства — ограниченность функ. циональных воэможностей.

Известно также устройство — триггер с неразрущаемой памятью, содержащее статический трнг20

rep, ячейку неразрушаемой памяти, устроиство перезаписи, формирователь напряжения литания, формирователь импульса считывании, формирователь импульса установки исходного состояния. Ячейка памяти выполнена на феррит-транзисторном элементе (2j. Недостаток устройства — сложность схемы и нетехнологичность в базисе интегральной технологии.

Цель изобретения — упрощение схемы и AQBblшелле технологичности ее изготовления.

Это достигается тем, что в устройстве, содержанием трнггерный элемент, выход которого соединен с первым входом первого элемента И, второй вход которого соединен со входом запись", выход с первым входом формирователя, выход которого соединен со входом — выходом халькогенидного элемента памяти н первым входом второго элемента И, прямой н инверсный выходы которого соединены с соответствующими входамн грнггерного элемента, второй вход формирователя соединен со входом "восстановление информации" и через вновь введенный конденсатор со вторым входом второго элемента И и с первым выводом вновь введенного резистора, второй вывод которого соединен с общей шиной.

На чертеже представлена принципиальная схема устройства.

669477

Составитель Ю. Фирстов

Техред Н. Бабурка

Редактор О. Степина

Заказ 3675!47.Корректор Е, Лукач

Тираж 1059 Подписное

ЦНИИПИ Государств енного комитета СССР по делам изобретений и открытий

113035, Москва,.Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4

Предлагаемое устройство содержит триггерный элемент 1, выход которого соединен с первым входом первого элемента И 2, второй вход которого соединен со входом "запись" 3, выход — с первым входом формирователя 4, второй вход которого соединен с входом "восстановление информации" 5, а выход — со входом — выходом халькогенидного элемента памяти б, первым входом второго элемента Й 7, второй вход которого через конденсатор 8 соединен с входом 5, а через резистор 9 — e общеи шиной, прямой н инверсный выходы элемента 7. соединены с установочными входамн трип ерного элемента.

Устройство функционирует следующим образом. 15

При отключении напряжения питания на вход

"запись" 3. подается импульс записи, Если триггерный элемент 1 находится в состоянии логической "1", то на первый вход формирователя 4 поступает импульс и формирователь генерирует 20 сигнал, устанавливаииций элемент памяти 6 в сос. топкие логической "1". После включения напряжения питания для восстановления информации на вход 5 подается импульс. Формирователь генерирует сигнал считывании — сброса, на выхо- 25 дах элемента 7 появляются импульсы, устанавливающие элемент 1 в состояние логической "1", 4 элемент 6 устанавливается в состояние логического "0".

Формула изобретения

Триггер с неразрушаемой памятью, содержащий триггерный элемент, выход которого соединен с первым входом первого элемента И, второй вход которого соединен со входом "запись", а выход — с первым входом формирователя, выход которого соединен со входом — выходом халькогенидного элемента памяти и первым входом второго элемента И, прямой и инверсный выходы которого соединены с соответствующими входами триггерного элемента, о т л и ч а юшийся тем, что, с целью упрощения схемы и повышения технологичности, второй вход формирователя соединен со входом "восстановление информации" и через вновь введенный конденсаmp со вторым входом второго элемента И и первым выводом вновь введенного резистора, второй вывод которого соединен с общей шиной.

Источники информации, принятые во внимание при экспертизе

1. Заявка И 2478661/18-21, кл. Н 03 К 19/08, апрель, 1977„no которой принято решение о выдаче авторского свидетельства.

2. Авторское свидетельство СССР Р 445976, кл. Н 03 К 3/286, 05.04.73.