Ячейка памяти
Иллюстрации
Реферат
О П И С А Н,И-Е
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свтгд-ву (22) Заявлено 04.01.77 (21) 2441006/18-24 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 30.06.79. Бюллетень № 24 (45) Дата опубликования описания 30.06.79 (51) M. Кл.
G 11С 11/00
Н ОЗК 13/24
Государственный комитет
СССР ло делам изобретений н открытий (53) УДК 681.327.2 (088.8) (72) Авторы изобретения
Б. Л. Останков и В. Н. Гиленок (71) Заявитель (54) ЯЧЕЙКА ПАМЯТИ
Изобретение относится к автоматике и вычислительной технике.
Известны запоминающие устройства на однофазных многостабильных триггерах с взаимно запрещающими связями между элементами.
Наиболее близким техническим решением к предлагаемому является ячейка памяти, содержащая адресные элементы
И вЂ” НЕ и элементы И вЂ” НЕ обратной связи.
Недостатком этих устройств является повышенная сложность схемы, обусловленная способом ес построения и наличием многовходных элементов И вЂ” НЕ.
Целью изобретения является упрощение ячейки памяти.
В предлагаемой ячейке памяти это достигается путем объединения адресных элементов И вЂ” HE в группы, причем выход и входы каждого элемента И вЂ” НЕ обратной связи соединены соответственно с входом и выходом одного из адресных элементов
И вЂ” HE каждой группы.
На чертеже изображена ячейка памяти на 9 состояний.
Элементы И вЂ” НЕ 1 — 6 — адресные, причем элементы 1 — 3 — первая группа, элементы 4 — 6 — вторая группа. Элементы
И вЂ” HE 7 — 15 — элементы обратной связи.
Как видно из чертежа, соединение входов элементов обратной связи с выходами адресных элементов произведено следующим образом: выходы каждой пары адресных элементов (в паре берется по одному элементу из каждой группы) соединены с входами соответствующего элемента обратной связи. Выход каждого элемента обратной связи соединен с входами только той
1р пары адресных элементов, выходы которых были соединены с входами данного элемента обратной связи. 1 ак, например, выходы адресных элементов 1, 4 соединены с входами элемента обратной связи 7, а BbI15 ход последнего соединен с входами первых двух.
Если установить на выходах элементов
1, 4 логические единицы, подав на их установочные входы сигналы логического нуля (на чертеже установочные входы условно не показаны, чтобы не затемнять его), то на выходе элемента 7 будет сигнал «О», который, поступая на входы элементов 1 и
4, поддерживает на выходах последних сигналы логические «1», т. е. состояние устойчивое.
Все случаи, когда на выходе только одного из элементов обратной связи должен быть сигнал логический «0», рассмотрены
30 в таблице, 670980
Сигналы на выходах элементов И вЂ” НЕ обратной свяэи
Номер состояния
8 9
12 13
15
О
0
О
О
О
О
Из таблицы видно, что все 9 состояний ячейки памяти устойчивы, так как нуль на выходе одного из элементов обратной связи
7 — 9, 10 — 12, 13 — 15 поддерживает единицы на выходах соответствующей пары ад- 5 ресных элементов 1 — 4, 5, 6.
Для построения ячейки памяти íà k состояний надо взять k элементов обратной
ti. связи и п адресных элементов (где—
4 10
na — 1 или )k (если и на 2 не делится)).
4.
Надо стремиться брать и минимально возможным.
Для того, чтобы на выходе какого-либо 15 из элементов обратной связи изменить сигнал с нуля на единицу, надо на установочный вход этого элемента (на чертеже установочные входы условно не показаны) подать сигнал логический «О». А для того, чтобы на выходе какого-то другого элемента обратной связи установить сигнал логический «О», надо подать такие же сигналы
Сигналы на выходах адресных элементов И вЂ” НЕ на установочные входы двух адресных элементов И вЂ” НЕ, с входами которых соединен выход данного элемента И вЂ” НЕ обратной связи.
На выходах элементов обратной связи можно устанавливать комбинации нулей и единиц в строчках и столбцах таблицы состояний. Исключение составляют только такие комбинации, когда в диагоналях этой таблицы больше одного нуля.
Формула изобретения
Ячейка памяти, содержащая адресные элементы И вЂ” НЕ и элементы И вЂ” НЕ обратной связи, отличающаяся тем, что, с целью упрощения ячейки памяти, адресные элементы И вЂ” НЕ объединены в группы, причем выход и входы каждого элемента И вЂ” НЕ обратной связи соединены соответственно с входом и выходом одного из адресных элементов И вЂ” НЕ каждой группы.
В70980
Составитель Б. Останков
Редактор E. Караулова Техред Н. Строганова Корректор Л. Орлова
Заказ 1302/18 Изд. Ме 397 Тираж 680 Подписное
НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий
113035, Москва, >К-35, Раушская наб., д. 4(5
Типография, пр. Сапунова, 2