Устройство для решения систем дифференциальных уравнений

Устройство для решения систем дифференциальных уравнений

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических, Ресиублик

<„> 674030

К АВТОРСКОМУ СВИДЕТВЛЬСТВУ (61) Дополнительное к авт. свиа-ву (22) Заявлеио28.03.77 (21) 2469467/18 24 с присоединением заявки № (23) Приоритет(51) М. Кл

G 06 F 15/32

ГеауднрстванныЯ квинтет

СССР па данам нзааратаннЯ н аткритнй

Опубликовано15.07.79. Бюллетень № 26 (53) УДК 681.325 (088.8 ) Дата опубликования описания 18,07 .79 (72) Авторы изобре ения Г» Е» ПУхов» В» Ф» Евдокимов» И» Н» Войтенков и Ю» А» Плющ . изо ретени я

Институт электродинамики Академии наук Украинской CCP (71) Заявитель (54) УСТРОИСТВО ЙЛЙ РЕШЕНИЙ СИСТЕМ ДИФФЕРЕНЦИАЛЬНЫХ

УРАВНЕНИЙ

2 изобретение относится к области вы- ференциальных уравнений д порядка,. числительной техники и может быть ио содержащих произвольные- функции одной пользовано автономно, либо в комплексе и двух (в общем случае, n } переменных, с цифровой вычислительной машиной для в реальном масштабе времени, когps все решения с высокой точностью в реальном переменные являются быстроизменяющимимасштабе времени систем обыкновенных з ся величинами (1) .. нелинейных дифференциальных уравнений Наиболее блиэкйм к данному техничео с произвольными функциями многиХ пере кому решению является устройство,содер» менных, напрймер, в системах параметри- жащее блок: управлейия,интеграторы, сумческой идентификации объектов управленим. маторы,;блоки умножения и функциональ

Известно устройство для решения си- 10 ные преобразователи (2f» стем обыкновенных дифферациальных урав- Это устройство для моделирования синений, содержащее цифровой вычислительный стем дифференциальньйс уравнений поэволяблок, аналого-цифровой преобразователь, ei моделировать систему двух дифференаналот овые интеграторы, аналоговые сум- циальных уравнений первого порядка (в маторы, аналоговые блоки умножения и общем случае порядок системы решаемых кодоуправляемые аналоговые . (гибридные) уравнений не превышает количества аналсь. функциональные преобразователи, цифро говых интеграторов). Основным недостат аналоговые преобразователи, причем функ-. ком известйого устройства являе гса невыциональные преобразователи содержат .ана- сокая 4налогавая) точность вычислений. логовые усилители, цифровые управляеуыв ® Кроме того, объем оборудования (число сопротивления и, цифроаналоговые пттеоб- интеграторов, сумматоров, блоков умноже разователи. Известное устройство обеспе- ния и т.п.) вследствие параллельной струк-, чивает возможность решения систем диф- туры устройства (уравнения решаемой си«

3 4 стемы моделируются параллельно во вре- ro подключены ко входам первого суммамени и пространстве), растет с увеличе- тора, первого и второго блоков умножением порядка решаемой системы пропор- ния и первого функционального преобразо ционально количеству моделируемых урав- вателя соответственно, первый вход соенений, Однако для ряда актуальных задач, 5 динен со вторым входом третьего комму=" -Юязайййх,"например, с -йсжедовай11ид ди- Taropa, со вторым входом второго коммунамики объектов управления, в частности татора, со вторым входом первого комлетательн11х аппаратов, динамические ха мутатора, первым входом пятого коммурактеристики известных устройств для ре- татора и выходом блока памяти, а вто« шения систем дифференциальных уравнений, I0 рой вход - c въ1ходом блока управления, имеюших аналогично прототипу паваллель - первым входом первого интегратора, вто ную структуру, оказываются значительно ром входом пятого коммутатора, седьмым превьш1а1ошими динамические характеристи- входом блока памяти, третьим входом ки объектов моделирования, В этих случа- . третьего коммутатора, третьим входом ях постРоение устройств для моделирова- >s второго коммутатора и третьим входом ния систем дифференциальных уравнений с первого коммутатора, выход которого подпараллельной структурой - параллельным ключен ко входу второго функционального принципом функционирования не оправдыва- преобразователя; выход которого соединен еТ себя из-за необоснованной их сложнос- с третьим входом пятого коммутатора, ти - больших затрат оборудования при ре- 20 четвертым входом второго коммутатора шении систем дифференциальных уравнений и четвертым входом третьего коммутато» высокого порядка. Сушественным недос- ра, пятый вход которого подключен к вы- татком известного устройства является .: ходу третьего блока умножения и четвертакже необхбдимость мно1.ократных преоб- тому входу пятого коммутатора, а выходразований аналог код" и "код-аналог" фор-25 через четверть1й блок умножения -к пятомы представления информации в проне хе му входу пятого коммутатора, шестой

"Решения задачи, что сушественно ограни; вход которог соединен с выходом первочивает его быстРодействие и тРебУет до- .о интегратора, ко второму входу катор< полй11reniH ix аппаратуРных " " . го подключен выход второго сумматора, лого цифровых ицифро-ажлоговых пре — 30 вход которого соединен с выходом пятох п еобразователей, К недостаткам прототипа сле 1 о коммутатора, выход второго коммутадУет отнести и то, что свнзИ между abr торй подключен ко входу третьего блока чижительными блоками являются жестко мно е я Установленными и не могУт автоматичес- 1-1а чертеже представлена блок-схема ки-йзменяться при изменении задачи ..зБ ycrpoAcrsa для решения систем дифференконкРетного вида пРавых частей Решаемой ци льнь,х р внений ю

cHcTeMbl yP HeHHN то Не Go3B eT и"" . устройство содержит первый каммута, ностью автоМатизировать процесс набора тор 1, второй функциональный преобразо» вычислительной стРУКТУРь1 и Решени пРи ватель 2, lй коммутатор 3, в рой

РасшиРении класс: Решаемых задач. 40 сумматор 4, первый интегратор 5, вто.Целью настоЯшего изобРетен Я "- рой коммутатор 6; третий блок 7 ум„ж ся "сокрашение аппаратурвых затрат "о ния, третий коммутатор g, четвертый блок вышение быстродействиЯ и точности Уст- 9 умножения, четвертый коммутатор 10 рой ства, второй интегратор j.j., первый сумматор

Постаяленнан цель достигаетсЯ тем, 45 2 второй блок умножения 13 первый что в предлагаемое устройство жд блок умноЖения 14, первый фуйкциональ коммутаторь1, блок памяти, к первому вхо ный преобразователь ).5, блок 16 памяти, дУ котоРого подключен выход пеРвого ин блок 17 управления, выход блока g6 явтзгРаора и пеРвые вход@ пеРвого, торо ляется выходом устройства. гЮ и третьего HOMMyraropos, Ko второму Я решаемая система дифференциальных входу - выход первого функционального уравнений п1реобразователя, к третьему входу - выход первого блока умножения, к четверто; Qy/Jt =pf(y) +Q+(y),y му - выход второго блока умножения, к йятому выход первого сумматора, к у представляется а разрядной форме и подIll9cToMy выход BTopoFo интегратора, разделяется на две системы - систему вход которого соединен с первым выхо- "быстроизменяюшихся" переменных у дом четвертого коммутатора, второй. тре- д v ч v re, четвертый и пятый выходы которо-- " 1 1 "1 4 + 1 г У1 Уд У1+ q 1 У,.Уг У

674030

5 и- систему "медленно" изменяющихся переменнчх уз где }2 и у - разрядные векторы зависимых переменных, Л,ЛД,В C,,Сд- рвервпеые мвтрюпв посто» я ных коз ициентов3

z, Ф т p„g — разрядные нелинейные вектор-функции. 10

Устройство работает следующим об« разом.

По сигналам с выходов блока 17 управ» ления, поступающим на управляющие вхо-

grx первого 1, второго 6, третьего 8 ком- 5 мутаторов и на входы задания начальных условий интеграторов, осуществляется автоматический набор структуры разрядноаналоговой модели параллельного дейст- вия, путем коммутации, в соответствии с видом решаемой подсистемы уравнений, необходимых связей между блоками, эа» дание начальных условий интегратора б и решение системы уравнений: выдачей ко да с выходов блока 17 управления, соот25 ветствующего в определенном масштабе начальным значением компонент вектора «(o) зависимых переменных, íà соответствующие входы интегратора 5 осуществляется установка начальных условий и запуск интеграторса, с выходов которого ко- ды, соответствующие текущим значениям (о) y(g) ч (т)

y,, y,„., у,„компонент вектора

У, поступают через первый коммутатор:

1 на входы функционального преобразователя 2, где вьтчислают 2я функциональные зависимости J, t» ч V правых частей системы уравнений, через второй коммутатор 6 на входы блока умножения 7 на о постоянный коэффициент, где вычисляютт .Ч y y Ct y ся компоненты вида А Р (у у } 3:у е! 4 8 р м

/ и т.п. правых частей системы, через тре45 тий коммутатор 8 на входы блока 9,где вычисляются компоненты вида1 (у,у }3c с у,,у, у и т.п. правых частей сиотемй, и через пятый коммутатор на входы сумматора 4,где вычисленные компоненты суммируются и полученные на выходах сумматора 4 коды правых частей систе» мы поступают на входы интегратора 5, с выходов которого коды, соответств Йо шие новым текущим значениям у()

rilf Qp

Формула изобретения

Устройство для решения систем дифференциальных уравнений,. содержащее блок управления, интеграторы, сумматоры, блоки умножения и функциональные преобразователи, о т л и ч а ю щ е е с а тем, что, с целью сокрашения аппаратурных затрат, повышения быстродействия è точности, в него введены коммутаторы, блок памяти, к первому входу которого подключен выход первого интегратора и первые входы первого, второго и третьего коммутаторов, ко второму входу - выход пер

v (й) v

1р)

° у компонент вектора у, посту

6 пают через первый коммутатор 1 на вхо= ды функционального преобразователя 2 и т.д.

Eb соответствии с установлентптм заданным алгоритмом решения системы уравнений приоритетом блок 17 управления вырабатывает управляющие сигналы, по которым блоки 11-15, подключаясь в соот-ветствующей последовательности своими входами через четвертый коммутатор 10 к выходам блока 16, в котором хранятся результаты промежуточных вычислений, решают систему уравнений, выдачей кода с выходов блока 17 управления, соответст-. вующего в определенном масштабе началь"(о) ному значению компоненты вектора Yz зависимых переменных, вычисляемой в соответствии с алгоритмом последовательных вычислений первой, через коммутатор

10 на соответствующие входы интегратора 11 осуществляется установка началь-! ного условия и запуск интегратора, после,довательно - по заданному алгоритму вы числяются соответствующие компоненты правых частей, правые части системы уравнений, осуществляется их последователь ное интегрирование - вычисляются следу.юши текущие значения компонент векто Я) pa у . Связь между параллельной и последовательной частями устройства осуществляется с помощью блока 16 памати, в котором хранятся такие текущие значения вектора (, решения системы.

В следств Йе параллельно-последователь» ной структуры предлагаемого устройства обеспечивается сокращение аппаратурных

;затрат и, следовательно, снижение слож ности устройства. Отсутствие необходи,мости в преобразованиях формы представпения информации также приводит к уменьшению требуемого объема оборудования и сложности устройства при увеличении его быстродействия.

7 674030

8 вого функционального преобразователя, к ко входу второго функционального преобтретьему входу — выход первого блока ум- разователя, выход которого соединен с . ножеМия,-к четвертому"- выхбд второго: третьим входом пятого коммутатора, четблока-умножения, к пятому - выход пер- вертым входом второго коммутатора и вого сумматора, к шестому - выход вто- g четвертым входом третьего коммутатора, рого интегратора, вход которого соединен пяжй вход которого подключен к выходу . с первым выходом четвертого коммутато- третьего блока умножения и четвертому ра, второй, третий, четвертый и пят ай вы входу пятбго коммутатора, а выход - чеходы которого подключены ко входам пер рез четвертый блок умножения к пятому вого сумматора, первого и второго блоков 1о входу пятого коммутатора, шестой вход умножейия и первого функционального пре» "-которого соединен с выходом первого инобразователя соответственно, первый вход тегратора,ко второму входу которого подсоедйнен со вторым входом трепет ком- ключен выход второго сумматора, вход

"мутатора, co BTopbIM входом в% роРЫ ком- которого соединен с выходом пятого ком мутатдра, со вторым входом первого ком» 15 мутатора, выход второго коммутатора одмутатора,первьгм входом пятого коммутато- ключен ко входу третьего блока умножера и выходом блока памяти, а второй ния, вход - с выходом блока управления, irepвым входом первого интегратора, вторым .Источники информации, принятые во, входом пятого коммутатора, седьмым вхо- 2о внимание при экспертизе дом блока памяти, третьим входом третье- 1. Авторское свидетельство СССР го коммутатора, третьим входом второго Мя 383065, кл. G 06 G 7/34, 1971. коммутатора и третьим входом первого . 2. Авторское свидетельство СССР коммутатора, выход которого подключен l4 481041, кл. б 06 G 7/34, 1973.

МНИИПИ Заказ 4080/46 Тираж 779 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4