Адаптивное измерительное информационное устройство

Адаптивное измерительное информационное устройство

Иллюстрации

Показать все

Реферат

 

О П И С А Н .И"-"..Е.

ИЗОБРЕТЕНИЯ

С<нов Советскни

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву— г (51)М. Кл.2, С 08 С 15/06 (22) Заявлено 100577(21) 2487844/18-24 с присоединением заявки Нов (23) Приоритет—

Государствениый комитет

СССР ио делам изобретеиий.и открытий (53) УДК 681.14 (088. 8) Опубликовано 1507.79. Бюллетень Мо 26

Дата опубликования описания 15.0779 (72) Авторы изобретения

В.П.Грибок, Ю,И.Козырев, С.В.Солецкий и В.П.Суглский (71) Заявитель

i (54) АДАПТИВНОЕ ИЗМЕРИТЕЛЬНОЕ ИНФОРМАЦИОННОЕ

УСТРОЙСТВО

Изобретение относится к области измерительной техники и может быть использовано в системах сбора и пере" дачи измерительной информации, где исп>льэуются адаптивные измерительные информационные устройства.

Известно адаптивное измерительное информационное устройство, содержащее арифметический блок, информационный вход которого соединен с входной шиной устройства, шину строба записи, буферный запоминающий блок, выход которого соединен с выходом устройства, а адресные входы записи подключены к выходам счетчика адреса записи (1).15

Устройство обеспечивает передачу на приемную сторону существенных даннйх, слов временной привязки (1 раэ эа к,ядр) и слов маркерной синхронизации (1 раз эа 64 слова считанной информации).

Однако в устройство не может быть обеспечен поток выходных данных, пре-25 вышающий входной и обеспечивающий возможность многократного считывания всего запомненного объема сообщений.

Кроме того, не существует воэможности оперативного контроля работы устройства °

Наиболее близким техническим решением к данному изобретению является адаптивное измерительное информационное устройство, содержащее арифметический блок, информационный вход которого является информационным входом устройства, а сигнальный выход подключен к входу формирователя импульса, первый выход которого соединен с управляющим входом арифметического блока и первым входом первого элемента И, выход которого подключен к входу элемента задержки и входу счетчика адреса записи, а второй вход соединен с первым входом второго элемента И и является входом строба записи устройства, второй выход Формирователя импульса подключен ко второму входу второго элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом элемента задержки, а выход подключен к входу сигналов записи буферного запоминающего блока, выход которого является выходом устройства, а адресные входы буферйого запоминающего блока подключены к выходам счетчика адреса (2) °

Наиболее сложной и наименее надежной частью устройства записи яв674070 ляется буферный запоминающий блок вместе с блоками адресного и разрядного формирования. В тяжелых эксплуатационйых условиях: перегрузки, удары, вибрации, перепады температуры возможны невосстановимые отказы в функционировании отдельных запоминающих элементов их)и групп элементов. Это снижает надежность работы устройства, между тем, как наличие неравномерного потока существенных данных, режима повторной, корректирующей записи и необходимость передачи слов временной привязки и маркерной синхронизации делают практически невозможным введение тестового контроля буферного запоминающего блока.

Целью изобретения является устранение указанных недостатков, -т;е. повышение надежности.

Поставленная цель достигается тем, что оно содержит элемент НЕ и элементы по числу разрядов буферного запо.минающего блока, при этом к первым входам каждого элемента И-ИЛИ и входу элемента НЕ подключена входная шина управления устройства, а выход элемента НЕ соединен со вторым входом каждого элемента И-ИЛИ, к третьим входам которых подключены информа ционные выходы арифметического блока, выходы счетчика адреса записи соединены с четвертыми входами элементов

И-ИЛИ, выходы которых подключены к раэрядньм входам буферного запоминающего блока.

Это увеличивает надежность предлагаемого устройства.

На чертеже представлено адаптив ное измерительное информационное устройство.

Устройство содержит арифметический блок 1 с сигнальным выходом 2, формирователь 3 импульса с первым выходом 4, управляющий вход 5 арифметического блока 1, первый элемент И б, счетчик 7 адреса записи, элемент 8 задержки, элемент ИЛИ 9, вход 10 сигналов записи буферного запоминающего блока 11, который имеет адреснйе входы 12 записи и"разрядные входы 13, элемент HE 14, элемент И-ИЛИ 15, второй выход 16 Формирователя 3, второй элемент И 17.

Работа адаптивного измерительного информационного устройства прбисходит следующим, образом.

На арифметический блок 1 поступают коды измерительных параметров и временная информация. В арифметическом блоке производится отбор существенных данных. При "появлении таких дан= них на сигнальном выходе 2 арифметического блока 1 появляется сигнал, который производит запуск формирова.теля 3 (в многотактных системах формирователь может быть выполнен в виде триггера, сбрасываемого на определенном такте). После запуска на

65 том случае, если перед подачей строба записи арифметический блок 1 не выдает импульса на выходе 2. В этом случае разрешающий сигнал остается на втором выходе 16 формирователя 3 и импульс Строб записи пройдет через второй элемент И 17 и элемент первом выходе 4 Формирователя 3 вырабатывается разрешающий сигнал, ко торый попадая íà управляющий вход 5-арифметического блока 1, производит его начальную установку. Кроме того, сигнал с выхода 4 открывает первый

5 элемент И б для прохождения через него входного импульса, подаваемого на шину Строб записи, Импульс с выхода элемента .б добавляет единицу к счетчику 7 адреса записи и, пройдя

)() элемент 8 задержки на время срабатывания счетчика 7 и элемент ИЛИ 9, попадает на вход 10 сигналов записи буферного запоминающего блока 11 (функцию элемента задержки в многотактных системах могут выполнять сдвинутые во времени сигналы распределителя импульсов) . Поскольку выходные потенциалы счетчика 7 адреса записи подаются на адресные входы записи 12 буферного запоминающего блока 11,то при выдаче ариФметическим блоком 1 импульса на выходе 2, в следующую по номеру ячейку буферного запоМинающего блока 11 осуществляется записькода, приложенного к его разрядным

25 входам 13. Если на шине управления присутствует низкий сигнал, то элемент НЕ 14 выдает разрешающий потенциал логической единицы.

При этом через элементы И-ИЛИ 15

30 на разрядные входы 13 буферного запоминающего блока 11 подается код существенных данных. Поскольку существенные данные, считанные с буферного запоминающего блока 11 должны быть

35 привязаны во времени и синхронизированы, арифметический блок выдает сигналы с выхода 2 не только для записи существенных данных„ но и для записи сигналов временной привязки, а также, 4() после каждых 2 записей (к - целое, положительное), импульс записи маркерной синхронизации. При этом, если считывание производится с периодом

Т, то частота маркврной синхронизации

45 составляет величину р;-т

Синхронизация возможна в том лишь случае, если количество ячеек в буФерном запоминающем блоке 11 2> (рколичество разрядов счетчика 7 адреса записи) удовлетворяет условию

2Р 2, чему равноценно рэк.

В буферном запоминающем блоке осу6(ествляется повторная запись в ту же ячейку блока 11, что необходимо при скорости считывания, значительно превышающей скорость записи и обеспечивающей многократное считывание всего объема памяти, Режим повторной, корректирующей записи имеет место в

674070

Формула изобретения

Заказ 4084/48

Подписное

ЦНИИ ПИ

Тирай 709

ИЛИ 9 на вход 10 сигналов записи буФерного запоминающего блока 11, Поскольку содержимое счетчика 7 адреса записи остается в этом случае неизменным, корректирующая запись произвбдится в ту же ячейку блока 11.

Лля обеспечения оперативного кон- 5 троля буферного запоминающего блока

ll, выявления его ячеек, вышедших из строя в процессе работы устройства, по внешней команде низкий потенциал на шине управления заменяется высоким.р

В этом случае на разрядные входы 13 буферного запоминающего блока 11 подаются сигналы с К младших разрядов счетчика адреса записи 7 (сигнал с каждого разряда заводится на один 11 или несколько разрядных элементов

И-ИЛИ 15). При этом в одной из 2 идущих подряд ячеек располагается слово маркерной синхронизации, а в другой - слова временной привязки;

Поэтому контрольная информация считывается синхронизированной и привязанной по времени . Считанные данные имеют постоянный период, несмотря на неравномерную запись на буферный запоминающий блок ll и повторные, корректирующие записи, поскольку записывается содержимое разрядов счетчика 7 адреса записи. Поэтому на приемной стороне можно легко осуществить оперативный контроль. По иска- 30 женив переданной периодической информацйи устанавливаются неисправные ячейки в буферном запоминанием бЛоке.

Использование адаптивного измерительного информационного устройства 36 позволяет повысить надежность его путем введения оперативного контроля.

Адаптивное измерительное информа 40 циоиное устройство, содержащее арифметический блок, информационный вход которого является информационным входом устройства, а сигнальный выход подключен к входу формирователя импульса, первый выход которого соединен с управляющим входом арифметического блока и первым входом первого элемента И, выход которого подключен к входу элемента задержки и входу счетчика адреса записи, а второй вход соединен с первым входом второго элемента И и является входом строба записи устройства, второй выход Формирователя импульса подключен ко второму входу второго элемента И, выход

KoToporÎ подключен к первОму входу элемента ИЛИ, второй вход которого соединен с выходом элемента задержки, а выход подключен к входу сигналов записи буферного запоминающего блока, выход которого является выходом устройства, а адресные входы буферного запоминающего блока подключены к выходам счетчика адреса записи, о т л ич а ю щ е е с я тем, что, с целью повышения надежности, оно содержит элемент ИЕ и элементы И-ИЛИ но числу раз" рядов буферного запоминающего блока, при этом к первым входам каждого элемента И-ИЛИ и входу элемента ЯЕ подключена выходная шина управления устройства, а выход элемента НЕ соединен со вторим входом каждого элемента

N-ИЛИ, к третьим входам которых подключены информационные выходы арифметического блока, выходи счетчика адреса записи соединены с четвертыми входами элементов И-ИЛИ, выходы которых подключени к разрядным входам буферного запоминающего блока.

Источники информация, принятые во внимание при экспертизе

1. Воздушно-космическая телеметрия (сборник материалов), перевод с английского под редакцией К,И.Трофимова, м. Воениздат, " 1968, с. 199-207

2 . Заявка 9 2183015/24, кл. G 08 С 15/06, 1975, по которой получено положительное решение о выдаче авторского свидетельства.

Филиал ППП Патент, r. Ужгород, ул. Проектная,4