Логическое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

".союзная теитко-технкч

ОПИСАНИ вЂ” ""И 1

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

И АВТОРСКОМУ СВИДВТВЛЬСТВ. ф

1) М. Кл г

Я 11 С 15/00 (6!) Дополнительное к авт. саид-ву 4929 (22) Заявлено 28.03.77 (21) 2471419/18 с присоединением заявки № (23) Приоритет

Государотвеннмй комитет

СССР оо делом изобретений и открытий

Опубликовано15.07.79,Бюллетень М

Дата опубликования описания 18.0

53) УДК 628.327.. 6(088.8) В. Ф. Нестерук и В. И. Потапов (72) Авторы изобретения

Омский политехнический институт (71) Заявитель (54) ЛОГИЧЕСКОЕ ЗАПОМИНА1ОШЕЕ УСТРОЙСТВО

По основному авт. св, J4 492934 известно логическое запоминаюшее устройство, содержащее числовые линейки, разрядные шины которых подключены к выходам разрядного блока управления, линейные шины - к выходам адресного блока управления, шины чтения — к входам выходного регистра, выходы которого соединены с входами элементов И первой груцпы, регистр слова, входы которого подключены к выходам элементов И второй группы, В а выходы — к входам разрядного блока уп». равления, управляющие шины, шины индикации и шины начальной установки, а также блок модификации адреса и блок формирования массивов, входы которого под.ключены к выходам регистра адреса и блока модификации адреса, соединенным с входами элементов И второй группы, а выходы — соответственно к входам адресного блока управления и шинам инди20 кацйи, выходы элементов И первой группы подключены к входам регистра адреса и одним входам блока модификации адреса, другие входы которого соединены соответственно с управляющими шинами и шинами начальной установки. Однако известное логическое запоминающее устройство не позволяет производить логическую обработку произвольным образом распределенных по объему накопителя массивов информации, каждое слово которых записывается в числовую линейку накоцителя или считывается из чксaosoO линейки накопителя в виде последовательности кратных частей этого слова (байтов), причем каждый последуюший байт может быть записан либо считан в произвольный момент времени, Бель изобретения — расширение области применения устройства за счет возможности сопряжения каналов передачи информации как словарного, так и байтового формата. Это достигается тем, что предлагаемое устройство содержит блоки коммутации и блок индикации, информационные входы и выходи одного из блоков коммутации соответственно подклю674101

10 чены к шинам приема байта, приема слова и входным шинам регистра слова, информационные выходы и входы другого блока коммутации соответствен о соединены с шинами выдачи байта, выдачи слова и выходными шинами выходного регистра, линейные шины, шины чтения и разрядные шины блока индикации подключены соответственно к выходам и управляющим входам адресного блока и шине ввода константы.

На чертеже дана блок-схема описываемого логического запоминающего устройства.

Устройство содержит накопитель 1, сос- 5 тояший из числовых линеек 2, линейные

3 и разрядные 4 шины которых подключены соответственно к выходам адресного

5 и разрядного 6 блоков управления, а шины 7 чтения соединены с входами выходного регистра 8. Выходные шины 9 выходного регистра 8 соединены через элементы И 10 первой группы с входами 11 регистра 12 адреса и блока 13 модификации адреса, выходы которых подключены к функциональным входам ячеек

14 блока 15 формирования массивов и к входам элементов И 16 второй группы.

Их выходы соединены с входными шинами

17 выходного регистра 18, выходы кото30, рого подключены к входам разрядного блока 6 управления.

Управляющие входы ячеек 14 соединены с шинами 19-22 управления, управляющие входы элементов И 16 подключены к шине 23 управления, а счетные входы первого и второго разрядов блока 13 соединены с шинами 24 управления.

Выход 25 признака модификации каж40 дой ячейки 14 подключен к шине 26 индикации.

Выход 27 индикации состояния первой ячейки 14 блока 15 соединен с входом

28 запрета записи второй ячейки 14.

Вход 28 запрета записи каждой последу45 ющей ячейки 14 подключен к выходу 27 индйкации состояния предыдущей ячейки

14, а выход 27 индикации состояния последней ячейки 14 соединен с шиной 29

$0 индикации состояния накопителя.

Управляющий выход 30 каждой ячейки 14 блока 15 подключен к соответствующему входу адресного блока 5 управления и, кроме последней, к разреша55 ющему входу 31 последующей ячейки 14, а управляющий выход 30 последующей ячейки 14 соединен с разрешающим входом 31 первой ячейки 14. Кроме того, 4 устройство содержит шины 32 управления адресным 5 и разрядным 6 блоками управления, шины 33 начальной установки блока 13 и шину 34 управления первой группой элементов И 10. Вход 28 запрета записи каждой ячейки 14 подключен через разделительный диод 35 к входу 28 запрета записи предыдущей ячейки 14, выход 27 последней ячейки

14 соединен через разделительный диод

35 с входом 28 запрета записи этой же ячейки, входы 36 ячеек 14 и один из управляющих входов адресного блока 5 подключены к шине 37 признака побайтовой обработки, Информационные входы и выходы блока 38 коммутации соединены соответственно с шинами 39 приема байта, шинами

40 приема слова и входными шинами 17 выходного регистра 1 8. Управляющий вход блока 38 коммутации подключен к шине 41 управления. Информационные выходы и входы блока 42 коммутации соединены соответственно с шинами 43 выдачи байта, шинами 44 выдачи слова и выходными шинами 9 выходного регистра 8. Управляющий вход блока 42 коммутации подключен к шине 45 управления, Линейные шины каждого адресного сечения 46 блока 47 памяти индикации состояния накопителя соединены с линейными шинами 3 соответствующей числовой линейки 2, причем байтовые группы раз рядов 48 каждой числовой линейки 2 и соответствующие им одноразрядные ячейки 49 памяти адресных сечений 46 блока памяти индикации состояния накопителя, имеющие одинаковые порядковые номера, подключены к одним и тем же линейным шинам 3. Разрядные шины 50 и шины 51 чтения блока 47 памяти индикации состояния накопителя соответсч венно соединены с шиной 52 ввода константы и управляющими входами адресного блока 5 управления. Кроме того, шина 51 чтения одноразрядных ячеек 49 памяти, имеющих максимальный порядковый номер, подключена к шине 53 индикации.

Предложенное логическое запоминающее устройство имеет два основных режима работы; режим записи массивов информации и режим их логической обработки, причем в каждом из этих режимов устройство может работать как с полными слова- ми, так и с байтами.

При работе с байтами в режиме записи запись последовательно следующих бай6741 01

5 6 тов дпя одного и того же периферийногб на единицу младшего разряда по сравнеустройства производится в последователь- нию с текущим адресом предыдущего подно расположенные байтовые группы разря- массива. дов 48 выбранной дпя записи числовой Будем считать, что в режиме записи линейки 2 до ее заполнения. При работе 5 различные массивы информации могут пос байтами в режиме логической обработ- ступать от периферийных устройств (на ки обработка информации, хранимой в вы- чертеже не показаны) по частям, прием бранной числовой линейке 2., выполняеч отдельных частей одного и того же масся последовательно по байтам, записан- сива может следовать через произвольным в последовательно расположенных 1О ные промежутки времени, в течение кобайтовых группах разрядов 48, причем торых устройство может производить заэапись каждого отдепьного байта или его пись отдельных частей других массивов логическая обработка может выполняться информации. в произвольные моменты времени, Подоб- Йля организации правильной очередная организация записи и логической об- ности подмассивов каждого массива ин15 работки информации позволяет при работе формации после окончания записи отдельустройства с байтами совмещать процесс ной части массива текущий адрес увелизаписи байтов с их упаковкой B формат чивается на единицу младшего разряда и

2 полного слова либо процесс логической хранится в одной из числовых линеек обработки байтов с распаковкой полного о накопителя 1 до поступления очередной слова, хранимого в выбранной числовой части этого массива информации.

При поступлении от периферийных устВ ежимах записи и логической обра- ройств очередной части некоторого маср ботки полных слов устройство работает сива информации в накопителе 1 производятся выборка и считывание текущего

Сигналы на шинах 41 и 45 управпе- адреса этого массива. При этом погичес, ния и шине 37 признака побайтовой об- кое запоминающее устройство работает работки отсутствуют. В результате этого во вспомогательном режиме — в режиме входные шины 17 выходного регистра 18 обращения к текущему адресу. коммутируются блоком 38 коммутации с Выборка требуемой числовой линейки шинами 40 приема слова, выходные шины 2 в накопителе 1 производится по приз9 выходного регистра 8 коммутируются наку. Числовые пинейки 2, в которых заблоком 42 коммутации с шинами 44 вы- писаны слова одного и того же подмассичи слова а сигналы на шинах 51 чте- ва, имеют одинаковый признак, представ35 ния блока 47 памяти индикации состоя- ляюший собой текущий адрес, соответствуния накопителя не оказывают влияния на ющий этому подмассиву, работу адресного блока 5 управления. Признак каждой числовой линейки 2

Каждому массиву информации присваи- хранится в ячейке 14, соответствующей вается признак, называемый начальным этой линейке. Числовая линейка счита- ° адресом массива. Запись массивов инфор- ется выбранно, выб анной если код текущего адмации производится в незанятые к момен- реса массива, ф рм ру фо и емый в егистре

Р ту записи числовые линейки 2 накопите- 12 адреса бп

12 еса и блоке 13, совпадает с кодом, ля 1. Часть массива, записанная в следу- хранящимся в ячей в ячейке 14 соответствуюющих по порядку числовых линейках 2, щей этой чисповой линейке. называется подмассивом денного массива Признак число, р

П изнак числовой линейки, в которой информации. Каждому подмассиву присва- хранится код текущего адреса массива, ивается соответствующий признак, назы- представляет собой (к + 6+1)-разрядное ваемый текущим адресом массива, пред- двоичное члспо, число в к ста ших азрядах р р Р ставпяющий собой (к+ 1)-разрядный код, которого записан код начапьного адрев котором к старших разрядов образованы са массива, а в младшем разряде — единица если в этой числовой линейке храполем начального адреса массива, а

3 младших разрядов — полем константы мо- нится код ущ р тек его ад еса записи массидификации, являющейся порядковым номе- ва информации, ипи же в младшем разряром подмассива в данном массиве инфор- де записан у з писан н пь если в этой числовой линейке хранится код текущего адреса мации.

Текущий адрес, соответствующий каж- обработки массива информации, В .зстапдому последующему подмассиву некото- ных разрядах этого двоичного числа зарого массива информации, увеличивается писаны нули.

- Каждая ячейка 14 может находиться в трех состояниях: "Занята, "Свободна . и Ожидание".

При состоянии "Занята" в ячейке 14 записано отличное от нуля число, При состоянии "Свободна в ячейке записан нуль.

При состоянии "Ожидание" в ячейке записано отличное от нуля число и данная

1о ячейка способна к возбуждению, если при работе блока 15 в режимах "Считывание" и Опрос содержимого" код текущего адреса массива совпадает с кодом числа, хранящегося в ячейке 14. IS

Операции, выполняемые в ячейке 14 при различных режимах работы блока 15, приведены в таблице.

Т а бл и ц а

Запись кода начального или текущего адреса массива и выдача сигнала на управляющий выход 30, если отсутствует сигнал на входе 28 запрета записи ячейки 14, в противном случае — сохранение состояния.

Выдача сигнала на выход 25 признака модификации, если на разрешающем входе 31 ячейки 14 появился сигнал, s противном случае - сохранение состояния, "Свободна

"Занята

"Запись"

20 или

"Ожидание"

1 9; 20 "Свободна

"Занята"

Операция по и. 2.

4. или ..

«СЬкидание"

"Свободна" или

"Занята"

21 "Ожидание

Сохранение состояния

«Опрос содержимого

6741 01

Коды признаков тех числовых линеек, в которых хранятся коды текущих адресов массивов, формируются в регистре 12 адреса и блоке 13. Поэтому общая длина разрядной сетки регистра 1 2 адреса и блока 13 составляет к+ 6+ 1 разрядов, к+Я старших разрядов используются для формирования текущих адресов массивов, а младший разряд — только при формиро вании кодов признаков числовых линеек,,в которых хранятся коды текущих адресов массивов, Для упрощения описания работы логического запоминающего устройства рассмотрим отдельно логику работы ячеек

14 блока 15, Он может работать в трех режимах: "Запись", "Считывание и Опрос содержимого".

Операция по и. 1 и установка ячейки

14 в состояние "Ожидание, если отсутствует сигнал на входе 28 запрета записи.

Сравнение числа, хранящегося в ячейке 14, с кодом начального или текушего адреса массива, выдача сигнала на управляющий выход 30 и выход 25 признака модификации в случае совпадения, в противном случае - сохранение состояния.

674101

Продолжение табл.

Сохранение состояния Свободна"

"Считывание"

21; 22 "Занята"

"Ожидание

Сигнал на выходе 27 индикации состояния любой из ячеек 14 присутствует s том случае, если ячейка находится в состоянии "Свободна .

Перед началом работы в логическом запоминающем устройстве для всех массивов формируютса исходные текущие ад-. реса записи и обработки массивов. Формирование происходит слещчоаим обрезом. Перед началом работы все ячейки

14, регистр 12 адреса и блок, 13 уста навливаются в нулевое состояние.

В первом такте на входы 11 регис ,ра 12 адреса от периферийных устройств поступает код начального адреса массива, который заносится в регистр 12 а по шинам 24 управления во второй разряд блока 13 записывается единица.

Во втором такте на шину 23 уираалениа поступает сигнал, переключающий вторую группу элементов И 16 в проводящее состояние, и исходный текущий адрес записи или обработки массива, сформированный в регистре 12 адреса и 4 блоке 13, заносится в регистр 18 слова.

В третьем такте по шинам 33 производится сброс в нуль содержимого блока

13, если формируется исходный текущий адрес обработки массива, либо сброс в нуль с записью единицы в первый разряд этого блока, если формируется исходныйтекущий адрес записи массива, В четвертом такте на шины 19 и 20 управления поступают сигналы, которые настраивают одну из ячеек 14, находящихся в состоянии "Свободна", на запись начального адреса записи либо начального адреса обработки, сформированного в

Установка ячейки 14 в с6стояние

Ожидание " если на разрешающем входе 31 этой ячейки присутствует сигнал, в противном случае - coxpsнение состояния.

Сравнение числа, хранящегоса в ячейке 14,.с кодом начального или текущего адреса массива. В случае совпадения - выдача сигналов на управляющий выход 30 и выход .23 признака модификации и переход в состояние "Свободна, в противном случае « сохранение состояния. предыдущем такте в регистре 12 адреса и блоке 13. Если в состоянии Свободна находится несколько ячеек 14, то записать код начального или текущего адреса сможет только ячейка 14 с наименьшим порядковым номером. Подобная зависимость обеспечивается логикой работы ячее» ек 14 и системой подключения выходов

27 индикации состояния и входов 28 запрета записи. Например, если все ячейки 14 оказываютса в сс,стоянии Свободна", то произвести запись может только первая ячейка 14, так как только Hs ee вход 28 запрета записи, подключенный к шине заземления, не поступает сигнал запрета.

В атом же такте подаются сигналы на, шины 32 управления, настранвающие адресный 5 и разрядный 6 блоки управления на организацию записи содержимого выходного регистра 18 в числовую линейку 2, соответствующую возбужденному управляющему выходу 30, В результате этого в одной из ячеек

14 заиисывается код начального адреса записи или обработки. Эта ячейка переходит в состоание "Ожидание", а в соответствующей числовой линейке 2 эаписываетса код исходного текущего .адреса записи или обработки.

В режиме обращения к текущему адресу логическое запоминающее устройство работает следующим образом.

B первом такте на входы 11 регистра

12 адреса подается код начального адреса массива, который заносится к регистр, а блок 13 сигналами, поступающими по шинам 33 начальной установки, либо ус67 41 01

" танавливается в нуль, если производится обращение к текущему адресу обработки, либо устанавливается в нуль с записью единицы в первый разряд, если производится обращение к текущему адресу запи- . си. В результате этого в регистре 1 2 адреса и блоке 13 формируется начальный адрес обработки или записи.

Во втором такте на шину 21 управления пбступает сигнал, по которому в !О ячейках 1 4, находящихся в состоянии

"Ожидание", производится операция по п. 6 (см. таблицу). B этом же такте на шины 32 управления подаются сигналы, производящие настройку адресного 5 и разрядного 6 блоков управления, организуюших считывание текущего адреса записи или обработки из числовой линейки

2, соответствующей возбужденному выходу 30, т. е. управляющему выходу 30 той ячейки 14, содержимое которой совпало с начальным адресом записи или обработки. Результат считывания поступает в выходной регистр 8. На этом заканчи25 вается работа устройства в режиме обращения к текущему адресу.

В режиме записи массивов информации логическое запоминающее устройство работает следующим образом.

Считают, что в накопителе 1 перед началом записи имеются числовые линейки 2, хранящие записанную ранее информацию (будем называть эти числовые линейки 2 занятыми), и что ячейки 14, со35 ответствующие занятым числовым линей-, кам .2, находятся в состоянии "Занята" либо "Ожидание", а остальные ячейки 14— в состоянии "Свободна".

При работе устройства в режиме за40 писи массивов информации имеют место три цикла функционирования устройства: начальный, текущий и конечный.

Рассмотрим начальный цикл функционирования устройства.

В первом такте на шину 34 управления поступает сигнал, разрешаю!ций работу первой группы элементов И 10. В этом же такте по шинам 40 приема слова в выходной регистр 1 8 поступает пер50 вое слово подмассива записываемой информации, а по входам 11, подключенным через открытые элементы И 10 к выходным шинам 9, в регистр 12 адреса и б ок 13 поступает считанный с выходнол

55 ††-----ro регистра 8 код текущего адреса записи, занесенный в выходной регистр 8 по окончании работы устройства в режи =;; †..;:-.ме обращения к текущему адресу.

12

f3o втором такте на шины 19 и 20 управления подаются сигналы, в соответствии с которыми в той ячейке 14 из числа находящихся в состоянии "Свободна", которая имеет наименьший порядковый номер, выполняется операция по и. 3 (см. таблицу). В этом же такте на шины

32 управления поступают сигналы, наст-. раиваюшие адресный 5 и разрядный 6 блоки управления на выполнение операции записи содержимого выходного регистра

18 в числовую линейку 2, соответствующую возбужденному управляющему выходу 30. С него сигнал поступает также на разрешающий вход 31 последующей ячейки 1 4, в которой выполняется операция по и. 4, если эта ячейка находится в состоянии "Занята" или "Ожидание".

Гсли же последующая ячейка 14 находится в состоянии "Свободна", то она сохраняет свое состояние, так как сигнал на ее входе 28 запрета записи, подключенном к выходу 27 индйкации состояния ячейки 1 4, записавшей код текущего адреса записи, исчезнет только по окончании второго такта.

Результатом начального цикла является запись первого слова записываемого подмассива информации в одну из числовых линеек 2, запись текущего адреса записи массива в соответствующую этой числовой линейке 2 ячейку 1 4, установка этой ячейки в состояние "Ожидание" и формирование на шине 26 индикации сигнала в случае, если последующая ячейка. 1 4 находится в состоянии "Занята" или "Ожидание ".

3а начальным циклом функционирования устройства в режиме записи следуют текущие циклы по числу оставшихся слов в записываем ом подм асси ве.

Предлагаемое логическое запоминающее устройство обладает по сравнению с прототипом более широкой областью применения, так как позволяет сопрягать каналы передачи цифровой информации, имеющей как словарный, так и байтовый формат. Это позволяет использовать логическое запоминающее устройство в качестве операционного устройства для пронессоров систем первичной обработки дискрет» ной информации, осуществляющих обмен данными между центральным вычислительным устройством системы и множеством периферийных устройств.

Формула изобретения

Логическое запоминающее устройство по авт, св, No 492934, о т л и ч а ю6741

13 щ е е с я те.<, что, с целью расширения области его применения за счет возможности сопряжения каналов передачи инфор" мации как словарного, так и байтового формата, оно содержит блоки коммутации и блок индикации, информационные входы и выходы одного из блоков коммутации соответственно подключены.к шинам приема байта, приема слова и входным шиО1

14 нам регистра слова, информационные выходы и входы другого блока коммутации соответственно соединены с шинами выдачи байта, выдачи слова и выходными шинами выходного регистра, линейные шины, шины чтения и разрядные шины блока индикации подключены соответственно к выходам и управляющим входам адресного блока и шине ввода константы.