Устройство для измерения ударных импульсов с защитой от помех

Устройство для измерения ударных импульсов с защитой от помех

Иллюстрации

Показать все

Реферат

 

>676932

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 19.12.74 (21) 2087455/18-24 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 30.07.79. Бюллетень № 28 (45) Дата опубликования описания 01,08.79 (51) М.Кл. G 01 К 13 02

Государственный комитет (53) УДК 621.317.726 (088.8) по делам изобретений и открытий (72) Авторы изобретения А. С. Якшин, О, Н. Новиков, Д. А. Гречинский, В, Г. Рыгалин и В. А. Клочко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ УДАРНЫХ

ИМПУЛЬСОВ С ЗАЩИТОЙ ОТ ПОМЕХ

Изобретение относится к цифровым измерительным системам, а именно к устройствам для измерения параметров ударных импульсов с защитой от помех, в частности пикового значения ударных импульсов и его площади.

Известно устройство для измерения ударных импульсов, содержащее последовательно соединенные усилитель, фильтр, анализатор и измеритель параметров импульса с индикатором (1).

В этом устройстве для уменьшения уровня помех используется фильтр, который вносит фазовые и амплитудные искажения в полезный сигнал. В результате такого выполнения устройства снижается точность измерения пикового значения ударного импульса.

Наиболее близким техническим решением к изобретению является устройство для 20 измерения ударных импульсов с защитой от помех, содержащее интегратор, выход которого соединен с одним входом первого нуль-органа и через делитель напряжения — с одним входом второго нуль-орга- 25 на, выходы нуль-органов подключены к входам блока логических элементов, выходы которого соединены соответственно с первыми входами счетных декад младшего и старшего разрядов, выходы которых З0 соединены с входами цифра-аналогового преобразователя, выход цифро-аналогового преобразователя соединен с другими входами нуль-органов, к вторым входам счетных декад младшего и старшего разрядов подключена шина сброса, шина перезаписи и индикатор (2).

Недостаток этого устройства состоит в сравнительно высокой относительной погрешности при измерении пикового значения ударного импульса при наличии помех, предшествующих ударному импульсу, и во время самого ударного процесса.

Цель изобретения состоит в уменьшении относительной погрешности измерения.

Поставленная цель достигается за счет того, что в устройство для измерения ударных импульсов с защитой от помех, содер>кащее интегратор, выход которого соединен с одним входом первого нуль-органа и через делитель напряжения — с одним входом второго нуль-органа, выходы нуль-органов подключены к входам блока логических элементов, выходы которого соединены соответственно с первыми входами счетных декад младшего и старшего разрядов, выходы которых соединены с входами цифро-аналогового преобразователя, выход цифро-аналогового преобразователя соединен с другими входами нуль-органов, к

676932

10

25

60

65 вторым входам счетных декад младшего и старшего разрядов подключена шина сброса, шину перезаписи и индикатор, введены дополнительная счетная декада, регистр памяти, коммутатор, два элемента И и триггер, один вход дополнительной счетной декады соединен с выходом счетной декады старшего разряда, а другой вход— с шиной сброса, управляющие выходы дополнительной счетной декады через комму.татор соединены с первым элементом И, выход которого соединен с единичным входом триггера, с нулевым входом которого соединена шина сброса, к выходу триггера подключен один вход второго элемента И, к другому входу которого подключена шина перезаписи, выход второго элемента И подключен к регистру памяти, вход которого соединен с информационным выходом дополнительной счетной декады, а выход — с индикатором.

Такое выполнение позволило осуществить защиту от помех на различных уровнях, не искажая полезного сигнала ударного импульса, и тем самым уменьшить относительную погрешность устройства.

На фиг. 1 приведена структурная схема устройства для измерения ударных импульсов с защитой от помех; на фиг. 2 — графики, поясняющие работу предложенного устройства.

Устройство для измерения ударных импульсов содержит интегратор 1, нуль-органы 2 и 8, делитель 4 напряжения, блок 5 логических элементов, цифро-аналоговый преобразователь 6, счетные декады 7 и 8 старшего и младшего разрядов, дополнительную счетную декаду 9, регистр 10 памяти, индикатор 11, коммутатор 12, элементы И 18 и 14, триггер 15. Кроме того, имеются шина 16 сброса и шина 17 перезаписи и управляющий вход 18 интегратора 1.

Устройство работает следующим образом.

В начальный момент импульсом, приходящим на шину 16 сброса, счетные декады 7 — 9 устанавливаются в нулевое состояние.

При поступлении на вход устройства напряжения ударного импульса при отсутствии на управляющем входе 18 интегратора 1 напряжения интегратор 1 работает в режиме усиления и нормирования входного сигнала. Сигнал с выхода интегратора 1 подается на первые входы двух нуль-органов 2 и 8, на вторые входы которых поступает напряжение с выхода цифро-аналогового преобразователя 6. На выходах нуль-органов 2 и 8 образуется положительный перепад напряжения, если входное напряжение превышает нулевой уроЗо

45 вень. Эти перепады напряжения преобразуются в блоке 5 логических элементов в электрический сигнал, который управляег работой счетных декад 7 и 8 старшего и младшего разрядов. В процессе измерения пикового значения ударного импульса напряжение на выходе цифр о-аналогового преобразователя 6 будет повышаться до тех пор, пока не сравняется с измеряемым входным напряжением.

В этом случае блок 5 логических элементов перестает управлять работой счетных декад 7 и 8 старшего и младшего разрядов и процесс измерения заканчивается.

При последующем увеличении измеряемого входного напряжения в счетные декады 8 и 7 младшего и старшего разрядов вновь будут поступать импульсы до выравнивания напряжения на выходе цифро-аналогового преобразователя 6 с измеряемым входным напряжением.

При наличии помех процесс измерения пикового значения ударного импульса происходит следующим образом.

С выхода декады 7 старшего разряда на вход дополнительной счетной декады 9 последовательно поступают пачки импульсов (фиг. 2а). Количество импульсов в пачках соответствует амплитуде каждого измеряемого импульса, в том числе и импульсов помех. Далее информация переписывается с дополнительной счетной декады 9 в регистр 10 памяти и поступает на индикатор 11. С целью исключения индикации импульсов помех в данном устройстве разрешение на перезапись поступает только в том случае, если количество импульсов, поступивших на вход дополнительной счетной декады 9, превысит заранее выбранное значение, устанавливаемое относительно счетной декады 7 старшего разряда.

В устройстве можно установить семь значений уровней защиты.

Дополнительная счетная декада 9 работает в коде «1 — 2 4 8».

Выходы дополнительной счетной декады

9 представляют собой инвертированные выходы триггеров, а которых выполнена счетная декада 9, при этом нумерация выходов производится согласно весовому значению разряда.

В зависимости от того, какие входы 19—

21 коммутатора 12 замкнуты, на элемент

И 18 подаются сигналы с любого из трех выходов дополнительной счетной декады 9 (фиг. 2 б, в, г).

Значения уровней защиты в зависимости от включенных входов 19 — 21 коммута676932 тора 12 приведены в таблице (P-pазомкнуты, 3 — замкнуты).

Состояние входов коммутатора

Значение у овня за.виты

20

Р

3

3

Р

3

3

Р

3

Р

P

Л

Б

В

Г

-lI

Е

1с

Сигналы с выхода элемента И 18 в зависимости от установленного с помощью коммутатора 12 значения уровня защиты имеют вид импульсных напряжений (фиг.

2 д, е, ж, з, и, к, л). Как видно из приве- 20 денных временных графиков, импульс на выходе элемента И 18 появляется только после прохождения входного импульса, соответствующего установленному значению уровня защиты. Сигнал с выхода элемента 25

И 18 поступает на единичный вход триггера 15, на выходе которого появляется положительный потенциал (фиг. 2о). Этот потенциал, поступающий на один из входов элемента И 14, разрешает прохождение импульса перезаписи (фиг. 2м) с шины 17 перезаписи на выход элемента И 14. С выхода элемента И 14 импульс (фиг. 2n) поступает на регистр 10 памяти.

После перезаписи информации о пиковом значении входного ударного импульса в регистр 10 памяти импульсов сброса (фиг. 2н) сбрасывается потенциал на выходе триггера 15 (фиг. 2о) и по шине 1б сброса импульсом сброса обнуляются счет- 40 ные декады 7 и 8 старшего и младшего разрядов и дополнительная счетная декада 9.

Т=.êèì образом, все импульсы помех, значения которых лежат ниже установленного 45 уровня защиты, на регистр 10 памяти не поступают и индикатором 11 не фиксируются.

При подаче на управляющий вход 18 интегр";òoða 1 напряжения управления от блока выбора режима работы (не показан) 50 интегратор работает в режиме интегрирования входного ударного импульса и в этом случае устройство измеряет не пиковое значение ударного импульса, а площадь под кривой ударного процесса, пропорциональную изменению скорости соударения двух тел. При этом защита от помех осуществляется также, как и при измерении пикового значения ударного импульса.

Данное устройство значительно уменьшает относительную погрешность измерения за счет исключения измерения импульсов помех и повышает качество проводимых испытаний.

Ожидаемый экономический эффект от внедрения изобретения ориентировочно составляет 50 тыс. руб.

Формула изобретения

Устройство для измерения ударных импульсов с защитой от помех, содержащее интегратор, выход которого соединен с одним входом первого нуль-органа и через делитель напряжения — с одним входом второго нуль-органа, выходы нуль-органов подключены к входам блока логических элементов, выходы которого соединены соответственно с первыми входами счетных декад младшего и старшего разрядов, выходы которых соединены с входами цифроаналогового преобразователя, выход цифроаналогового преобразователя соединен с другими входами нуль-органов, к вторым входам счетных декад младшего и старшего разрядов подключена шина сброса, шину перезаписи и индикатор, о т л и ч а ющ е е с я тем, что, с целью уменьшения погрешности измерения, в него введены дополнительная счетная декада, регистр памяти, коммутатор, два элемента И и триггер, один вход дополнительной счетной декады соединен с выходом счетной декады старшего разряда, г другой вход — с шиной сброса, управляющие выходы дополнительной счетной декады через коммутатор соединены с первым элементом И, выход которого соединен с единичным входом триггера, с нулевым входом которого соединена шина сброса, к выходу триггера подключен один вход зторсго элемента И, к другому входу которого подключена шина перезаписи, выход второго элемента И подключен к регистру памяти, вход которо:o соединен с информационным выходом дополнительной счетной декады, а выход— с индикатором.

Источники информации, принятые во внимание при экспертизе:

1. Патент Австрии K 313606, кл. 42 К, 2, 1971.

2. Патент США ¹ 3286253, кл. 340-347, 1966.

676932

Риз. Я

Составитель T. Веремейкииа

Техред Е. Жаворонкова

Редактор 11. Суханова

Корректор С. Файн

Тип. Харьк. фил. пред. «Патент»

Заказ 696/939 Изд. № 445 Тираж 1090 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5