Кодирующий время импульсный преобразователь

Кодирующий время импульсный преобразователь

Иллюстрации

Показать все

Реферат

 

111677IOO

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ( (61) Дополнительное к авт. свид-ву (22) Заявлено 17.05.77 (21) 2486013/18-21 с присоединением заявки № (51) М. Кл."Н ОЗК 13/20

Опубликовано 30.07.79. Бюллетень № 28

Дата опубликования описания 30.07.79 (53) УДК 681.325 (088.8) по делам изобретений и открытий (72) Авторы изобретения

И. В. Герасимов, Н. М. Сафьянников, А. Б, Крайнов и С. В. Родионов

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (71) Заявитель

ГосУдарствениый комитет (23) Приоритет

Изобретение относится к вычислительной технике.

Известен кодирующий время-импульсный преобразователь, содержащий цифро-время-импульсную нелинейную узловую цепь, состоящую из параллельно включенных линейных время-импульсных проводимостей и время-импульсной широтной цифровой линейной проводимости, представляющей собой последовательное включение ключа и квадратичной цифровой проводимости (1).

Недостатком устройства является наличие погрешности.

Известен кодирующий время-импульсный преобразователь, содержащий пять элементов И, причем первые входы первых двух элементов И связаны с выходами логического блока, частотно-импульсные входы которого соединены с динамическими выходами счетчика импульсов (2). 20

К недостаткам устройства относятся низкие помехоустойчивость и надежность работы устройства.

Цель изобретения — повышение помехоустойчивости и надежности работы устрой- 25 ства.

Указанная цель достигается тем, что в кодирующий время-импульсный преобразователь, содержащий пять элементов И, логический блок, счетчик импульсов, введе- 30 ны два реверсивных счетчика, инвертор, элемент ИЛИ и два дополнительных логических блока. При этом кодовый вход первого дополнительного логического блока соединен с кодовым выходом первого реверсивного счетчика, кодовый вход второго дополнительного логического блока — с входной шиной устройства, а кодовый вход логического блока — с кодовым выходом второго реверсивного счетчика. Частотноимпульсные входы дополнительных логических блоков соединены с динамическими выходами счетчика импульсов. Выходы первого дополнительного логического блока подключены соответственно к первым входам третьего и четвертого элементов И, выходы второго дополнительного логического блока — к первому входу пятого элемента И. Вторые входы первого, третьего и пятого элементов И соединены через инвертор с вторыми входами второго и четвертого элементов И, выход третьего элемента И связан с первым входом элемента

ИЛИ, выход пятого элемента И вЂ” с вычитающим с коэффициентом четыре входом первого реверсивного счетчика, выход четвертого элемента И вЂ” с суммирующим с коэффициентом один входом второго реверсивного счетчика. Выход второго элемента

И соединен с суммирующим с коэффици677100

3 ентом один входом первого реверсивного счетчика, с вычитающим с коэффициентом два входом второго реверсивного счетчика и с вторым входом элемента ИЛИ. Выход первого элемента И подключен к вычитающему с коэффициентом один входом второго реверсивного счетчика, а выход элемента ИЛИ вЂ” к суммирующему с коэффициентом четыре входом первого реверсивного счетчика.

Структурная электрическая схема устройства приведена на чертеже.

Устройство содержит инвертор 1, элементы И 2, логические блоки 3, 4, 5, счетчик

6 импульсов, реверсивные счетчики 7, 8, элемент ИЛИ 9.

Работает устройство следующим образом.

Пусть в исходном положении все сЧетчики 6, 7, 8 находятся в нулевом состоянии.

На входы устройства подается двоичный код N, ШИМ-сигнал с относительной длительностью О, а на вход счетчика подключена опорная импульсная последовательность с частотой fo.

Логические блоки 3, 4, 5 совместно со счетчиком 6 реализуют линейное прсобразование код — частота.

l0

25 — f

f ëá — „ лб

00 где f»«; — среднее значение частоты на выходе логического блока;

N»6 — входной управляющий код логического блока; п — разрядность счетчика и кода.

Элементы И 2 осуществляют широтноимпульсную модуляцию последовательностей. На каждом периоде в течение интервала времени т импульсные последовательности имеют возможность проходить через первый, второй, пятый элементы И 2, а в остальную часть периода Т вЂ” т — через третий и четвертый элементы И2.

Вначале начинает работать преобразователь код †часто на основе логического блока 5, так как остальные логические блоки 3 и 4 управляются нулевыми кодами

Е< и N.4 с выходов реверсивных счетчиков

8 и 7 соответственно, Тогда первый импульс с выхода логического блока 5, пройдя через соответствующий элемент И 2, поступает на реверсивный счетчик 7 и делает его содержимое отличным от нуля. Благодаря этому начинается работа логического блока 4. На кодовом входе логического блока 3 ненулевое значение управляющего кода N появляется после прохождения на реверсивный счетчик 7 первого же импульса с выхода логического блока 4 через третий элемент И 2 и интервал времени

Т вЂ” т.

Таким образом, импульсные последовательности на выходах элементов И 2 опиД5

5r

05 функциональными сываются следующими характеристиками.

11 = К NZ i

f,=KN 8, (2) (3) (4) (5) (6) f,=К N(l — 8), f,=Ê N (1 — e), f; — К А ® где К=—

2»

Эти импульсные последовательности поступают на реверсивные счетчики 7 и 8 следующим образом:

f« — el«e3 3 eMeHT Н Н 9 Н Вх0 <+4» счетчика 8;

f — на вход « — 4» счетчика 8;

f3 — на вход «+1» счетчика 7;

f4 — на вход «+1» и через элемент ИЛИ

9 на вход «+4»; счетчика 8, а также на вход « — 2» счетчика 7;

f5 — на вход « — 1» счетчика 7.

В основу построения устройства положен принцип автоматической компенсации частотно-импульсных последовательностей, реализуемый с помощью отрицательной обратной связи. В качестве схемы сравнения последних, вырабатывающей сигнал рассогласования в контуре обратной связи, используется реверсивный счетчик. Он выполняет одновременно две операции: вычитание частот и интегрирование полученной разности с выдачей результата в виде двоичного кода. Здесь имеются два контура отрицательной обратной связи: местный— на основе реверсивного счетчика 7 и главный — на основе реверсивного счетчика 8.

Условием динамического равновесия схемы является равенство приращений кодов суммирующих и вычитающих цепей в каждом реверсивном счетчике в течение периода широтно-импульсной модуляции.

Установившийся режим наступает через т периодов ШИМ-сигнала. При этом благодаря построению устройства в виде замкнутой следящей системы с отрицательной обратной связью и наличия оператора усреднения устройство помехоустойчиво к единичным помехам по ШИМ- и частотноимпульсным сигналам.

В преобразователе отсутствует сложный и ненадежный в технической реализации блок опорных частот на большое число выходов. Исключено из схемы также довольно сложное частотно-импульсное множительно-делительное устройство. Кроме того, устройство эффективно реализуется на основе среднемасштабных цифровых интегральных схем.

677100

Формула изобретения

Кодирующий время-импульсный преобразователь, содержащий пять элементов И, первые входы первых двух элементов И 5 соединены с выходами логического блока, частотно-импульсныс входы которого соединены с динамическими выходами счетчика импульсов, отличающийся тем, что, с целью повышения помехоустойчивости и надежности работы, введены два реверсивных счетчика, инвертор, элемент ИЛИ и два дополнительных логических блока, причем кодовый вход первого дополнительного логического блока соединен с кодовым выходом первого реверсивного счетчика, кодовый вход второго дополнительного логического блока соединен с входной шиной устройства, а кодовый вход логического блока соединен с кодовым выходом второ- 20 го реверсивного счетчика, частотно-импульсные входы дополнительных логических блоков соединены с динамическими выходами счетчика импульсов, а выходы первого дополнительного логического блока соединены соответственно с первыми входами третьего и четвертого элементов И, выходы второго дополнительного логического блока соединены с первым входом пятого элемента И, вторые входы первого, трстьсго и пятого элементов И соединены через инвертор с вторыми входами второго и четвертого элементов И, выход третьего элемента И соединен с первым входом элемента ИЛИ, выход пятого элемента И соединен с вычнтающим с коэффициентом четыре входом первого реверсивного счетчика, выход четвертого элемента И соединен с суммирующим с коэффициентом один входом второго реверсивного счетчика, выход второго элемента И соединен с суммирующим с коэффициентом один входом первого реверсивного счетчика, с вычитающим с коэффициентом два входом второго реверсивного счетчика и с вторым входом элемента ИЛИ, выход первого элемента И соединен с вычитающим с коэффициентом один входом второго реверсивного счетчика, а выход элемента ИЛИ соединен с суммирующим с коэффициентом четыре входом первого реверсивного счетчика.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ко 445147, кл. Н 03К 13/20, 1974.

2. Авторское свидетельство СССР

М 353343, кл. Н ОЗК 13/20, 1972.