Делитель частоты с регулируемым коэффициентом деления
Иллюстрации
Показать всеРеферат
° T " ©ЭМл вк И0-тЕ
ОП "" Е
Case Советскик
Социалистических
Республик
< >677308
ИЗОБРЕТЕН И Я
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву— (22) Заявлено 31.05.77 (21) 2488752/18-21 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 30.07.79. Бюллетень № 28 (45) Дата опубликования списания 01.08.79 (51)М.Кл.2 Н 03 К 23/02
Гесударстввнныб комитет ае делам изобретений и открытий (53) УДК 621.374.44 (088.8) (72) Авторы изобретения
В. П. Буторин, В. П. Бордыков и Л. Я. Дыченко
Специальное проектно-конструкторское бюро средств автоматизации нефтедобычи и нефтехимии (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С РЕГУЛИРУЕМЫМ
КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ
Изобретение относится к импульсной темнике.
Известен делитель частоты импульсов с регулируемым коэффициентом деления, содержащий, каскады сдвигового регистра, б соединенные цепями обратной связи с первым каскадом через вентили. Второй счетчик считает число периодов первого и управляет соответствующим вентилем (1).
Данный делитель имеет, незначительный диапазон регулировок.
Наиболее бл|иэким к описываемому делителю по технической сущности является делитель частоты, содержащий ключ, первый вход которого соединен с вход ной шиной, а выход подключен,к входу делителя частоты, к второму входу которого подключен выход регистра памяти, блок коррекции, состоящий из N последовательно включенных счетчиков .импульсов, первый вход которого соединен с выходом делителя частоты, .выходы соединены со входами управлсния ключа, и N счетчиков-регистров, один выход каждого из которых соединен со входом соответствующего счетчика импульсов блока коррекции, причем входы всех регистров соединены с шинами управляющих сигналов (2).
Недостатком этого делителя является невысокая его надежность, 30
Цель предлагаемого изобретения — повышение надежности.
Поставленная цель достигается тем, что в делитель частоты, содержащий ключ, пер.вый вход которого соединен с входной шиной, а выход подключен к входу делителя частоты, к второму входу которого подключен выход регистра памяти, блок коррекции, состоящий из N последовательно включенных счетчиков импульсов, первый вход которого с выходом делителя частоты, выходы соединены с входами управления ключа, и N счетчиков-регистров, один выход каждого из которых соединен с входом соответствующего счетчика импульсов блока коррекции, причем входы всех регистров соединены с шинами управляющих сигналов, в блок коррекции введены N триггеров и
N логических элементов И, вход каждого из которых соединен с соопветспвующим выходом блока коррекции, один вход соединен с входом соответствующего счетчика,импульсов, к выходу каждого .из которых подключен первый вход одного из введенных тригт.еров, второй вход которого подключен к второму выходу счетчика-,регистра, соединенному с данным счетчиком импульсов, а выход триггера подключен к второму входу данного логического элемента И.
Э
"::* " 6771О8
Х4 — Хз У };А )!
=1 гдеп)1, 20 ил.и (1) Y = Y + « Y!A —
Структурная электрическая схема делителя приведена на чертеже.
Описьиваемый делитель содержит ключ
1, делитель частоты 2, блок коррекции 8, состоящий из счетчиков импульсов 4 — 6, IIpIIIrepea 7 — 9, и логических элементов И
10 — 12, счетчики-регистры 18 — 15, регистр па мяти 16.
Входной сигнал подан на входную шину
17, на шину 18 лодан сигнал, соответствующий целой части коэффициента деления, а на шины 19 — 21 подан сигнал, соответствующий дробной части коэффициента деления.
Принцип работы делителя заключает!ся в следующем, Для пояснения работы устройства коэффициент деления представим в виде
Выходной сигнал одного из триггеров
7 — 9, длительность которого определяется исходным состоянием соответствующего счетчика-регистра 18 — 15, поступая на второй вход соответствующего логического элемента И 10 — 12, пропу акает на его выход число импульсов, представленное как
Х4! = Хз} ;А — .
1О
Общее число блокирующих импульсов со всех логических элементов И 10 — 12 определяется
} о
0 }!А — 1; и ) 1;
А — основание выбранной системы счисления.
В исходном состоянии коэффициент деления занесен в регистр памяти 16 и счетчи ки-регистры 13 — 15. Счетчики импульсов
4 — 6 находятся в нулевом состоянии. Состояние триггеров 7 — 9 запрещает прохождение импульсов на выходы логических элементов И 10 — 12.
Входная по следовательность импульсов
Х! поступает на вход ключа 1. При наличии на его запрещающих входах блокирующих импульсов на выход ключа 1 проходит количвст!во импульсов
Х = Х! — Х4.
Последовательность импульсов Х2 поступает на вход делителя частоты 2. Количество выходных импульсов Х, поступающее на вход блока коррекции 3, определяется как:
Х, з — у о
Блок, коррекции 3 осуществляет корректи!ровку коэффициента деления методом подсчета импульсов Хз .на последовательно включенных счетчиках импульсов 4 — б, сравнением состояний счетчиков 4 — 6 и счетчиков-регистров 18 — 15 и преобразованием разницы их состояний с помощью триггеров 7 — 9 и логических элементов И
10 — 12 в число,им,пульсов, соответствующее исходному состоянию счетчиков-регистров
13 — 15.
К; +- } ;А =-!
Таким образом, методом деления входной последовательности импульсов Х! на целую часть коэффициента деления и умножением результата деления на дробную часть коэффициента с последующим вычитанием результата умножения из входной последовательности импульсов, получаем на выходе. делителя частоты 2.
Х, Х! и }"
У -+- У У,А-г
i=I
40 Формула изобретения
Делитель ча стоты с регулируемым коэффициентом деления, содержащий ключ, первый вход которого соединен с входной
45 шиной, а выход подключен к,входу делителя частоты, к второму входу которого подключен выход регистра памяти, блок коррекции, состоящий из N последовательно включенных счетчиков .импульсов, первый
50 вход .которого соединен с выходом делителя частоты, выходы соединены с входами управления ключа, и N счетчиков-регистрав, один выход каждого из которых соединен с входом соответствующего счетчика
55:импульсов блока коррекции, причем входы всех регистров соединены с шинами управляющих сигналов, отличающийся тем, что, с целью повышения надежности, в блок коррекции введены У триггеров и У
5Г! логических элементов И, вход каждого из
K0TopbIx соединен .с соответствующим выходом блока коррекции, один вход соединен с входом соответствующего счетчика импульсов, к выходу каждого из,которых подключен первый вход одного из триггеров, 677108 го
Составитель А. Артюх
Техред И. Позняковская
Редактор Е. Караулова
Корректор И. Симкина
Заказ 674/909 Изд. № 443 Тираж 1059 Подписное
НПО Государственного комитета СССР по делам изобретений и открытий
113035, Москва, 7К-35, Раушская наб., д. 4/5
Тип. Харьк. фил. пред. «Патент> второй вход которого подключен к второму выходу счетчика-регистра, соединенному с данным счетчиком импульсов, а выход триггера подключен к второму входу данного логического элемента И.
Источники информации, принятые во внимйние при экспертизе изобретения:
1. Патент США № 3818354, кл. 328-41, 18.06.74.
5 2. Авторское свидетельство СССР № 564718, кл. Н 03 К 23/02, 18.04.75.