Многоканальная система передачи двоичной информации с временным уплотнением

Многоканальная система передачи двоичной информации с временным уплотнением

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

Ъ с (61) Дополнительное к авт. свид-ву (22) Заявлено 24.1077(21) 2536915/18-09 с присоединением заявки № (51)М. Кл.

Н 04 Т 3/18

Н 04 ? 5/22

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет— (53) УДК621. 394..621.395.38 (088. 8) Опубликовано 050879. Бюллетень ¹29

Дата опубликования описания 050879 (72) Автор изобретения

Б. М. Чернобыльский (71) Заявитель (54 ) МНОГОКАНАЛЬНАЯ СИСТЕМА ПЕРЕДАЧИ ДВОИЧНОЙ

ИНФОРМАЦИИ С ВРЕМЕННЫМ УПЛОТНЕНИЕМ

Изобретение относится к радиотехнике и может использоваться в телеграфии и телемеханике.

Известна многоканальная система передачи двоичной информации с временным уплотнением, содержащая процессор, соединенный с блоками согласования с низкоскоростными каналами и преобразователем, а также блок исправления ошибок и генератор тактовых импульсов, выходы которого соединены с тактовыми входами процессора, преобразователя и блока исправления ошибок (1).

Однако известная многоканальная система передачи двоичной информации имеет низкую достоверность передачи при выполнении требований к допустимой задержке служебных сигналов коммутируемой сети.

Цель изобретения - повышение достоверности передачи информационных и служебных сигналов. для этОГО в многоканальную систему 2g передачи двоичной информации с временным уплотнением, содержащую процессор соединенный с блоками согласования с низкоскоростными каналами и преобразователем, а также блок исправления ошибок и генератор тактовых импульсов,З выходы которого соединены с тактовыми входами процессора, преобразователя и блока исправления ошибок, введены блок памяти и блок управления, причем первый и второй выходы блока управления соответственно соединены с информационными входами преобразователя и блока исправления ошибок, первый и второй входы — c соответствующими выходами блока памяти, третий вход соединен с первым входом блока памяти и информационным выходом преобразователя, четвертый вход соединен с вторым входом блока памяти и информационным выходом блока исправления ошибок, пятый вход соединен с управляющим выходом процессора и управляющим входом блока исправления. ошибок, управляющий выход которого соединен с третьим входом блока памяти.

На чертеже приведена структурная электрическая схема предложенного устройства.

Многоканальная система передачи двоичной информации с временным уплотнением содержит и блоков согласования 1, процессор 2, преобразователь 3„ генератор тактовых им-

678693 пульсов 4, блок памяти 5, блок управления 6, блок исправления ошибок 7.

Устройство работает следующим образом.

Блоки согласования 1 с низкоскороСтными каналами служат для сопряжения цепей приема и передачи низко скоростных каналов со входом процессора 2 по уровню и входному (выходному) сопротивлению. Преобразователь 3 служит иа передаче для

Формирования группового сигнала путем побитного чередования сигналов низкоскоростных каналов а на приемедля выполнения обратной операции выделения сигналов низкоскоростных каналов из группового сигнала и передачи их в процессор 2.

Сформированный преобразователем

3 групповой .сигнал поступает с информационного выхода последнего на информационный вход приема блока памяти 5 .и блок управления 6.

Процессор 2 анализирует структуру сигналов, передаваемых по каждому низкоскоростному каналу, и по различиям в структуре определяет, какой сигнал, н информационный или служебный, H ..передается в данный момент времени по каждому из каналов. Результаты этого анализа по управляющей цепи поступают с выхода процессора 2 на пятый вход блока управления 6 и управляющий вход блока исправлеиия ошибок 7.

В случае, если по данному каналу передается информационный сигнал, блок исправления ошибок 7 управляющим сигналом процессора 2 переключается в режим защиты от ошибок, предусматривающий обнаружение кодовых блоков с ошибками и повторную передачу этих блоков (автоматический переспрос). Одновременно с этим блок управления 6 осуществляет подключение сигнала данного канала на информационный вход блока исправления ошибок 7 через блок памяти

5. В моменты времени, когда блок исправления ошибок 7 Производит повторную Передачу ошибочных блоков (во время переспроса)1 вновь поступающая информация записывается в ячейки передачи блока памяти 5. По окончании переспроса блок исправления ошибок 7 переходит в режим повышенной скорости передачи и посылает соответствующий сигнал об этом по управляющей цепи в блок памяти 5. При этом скорость считывания информации иэ блока памяти 5 превышает скорость записи, и происходит разгрузка ячеек передачи этого блока от информации, накопленной во время переспроса.

В случае, если по данному каналу

Передается служебная информация, блок исправления ошибок 7 переключается управляющим сигналом процессора 2 в режим прямого исправления ошибок (без переспросов) . Одновременно блок, 45

50 .55

5

)5

3S

40 управления 6 осуществляет подключение сигнала данного канала на информационный вход блока исправления ошибок 7 непосредственно, минуя блок памяти 5. Тем самым исключается задержка служебных сигналов на стороне передачи.

Аналогичным образом обеспечивается изменение режима исправления ошибок и вносимой задержки на стороне приема в

При приеме по данному каналу инФормационных сигналов блок управления 6 осуществляет подключение информационного выхода блока исправления ошибок 7 к одноименному входу преобразователя 3 через блок памяти 5.

При отсутствии переспросов ячейки приема памяти 5 полностью заполнены. Во время переспроса они освобождаются за счет того, что скорость считывания информации из этого блока не меняется, а поступление новой информации от блока исправления ошибок 7 прекращается ° По окончании

Переспроса блок исправления ошибок

7 переходит в режим приема с повышенной скоростью до тех пор, пока не произойдет полное заполнение ячеек приема блока памяти 5 и, соответственно, полное освобождение ячеек передачи блока памяти 5.

При приеме по данному каналу служебных сигналОв блок управления 6 по управляющему сигналу от процессора 2 подключает информационный выход блока исправления ошибок 7 к одноименному входу преобразователя 3 непосредственно, минуя блок памяти

5. Благодаря этому исключается задержка служебных сигналов на стороне приема.

Технико-экономический эффект пред ложенного устройства заключается в повышении достоверности передачи как информационных, так и служеб" ных сигналов и снижении времени задержки служебных сигналов при исполь зовании системы на коммутируемой сети.

Линейные испытания опытного образца показали, что в режиме исправления Ошибок без переспроса с задержкой, допустимой для коммутируемой сети, достоверность передачи может быть повышена в 3-5 раз.

Именно такой режим предусмотрен в предложенном устройстве для служебных сигналов. Такое повышение достоверности, приемлемое для служебных сигналов, недостаточно для сигналов информационных, верность передачи которых необходимо увеличить еще хотя бы на порядок, чтобы выполнить, существующую рекомендацию

МККТЗ (коэффициент ошибок не должен превышать величину 10 ). В предложенном устройстве обеспечивается

5 67 переход к исправлению ошибок в информационных сигналах за счет автоматического переспроса, что дает возможность повысить достоверность, на 2-3 порядка и более. Причем в предложенном устройстве существенное повышение достоверности информацион-: ных сигналов достигается без увеличения времени задержки служебных сигналов., Формула изобретения

Многоканальная система передачи двоичной информации с временным уплотнением, содержащая процессор, соединенный с блоками согласования с низкоскоростными каналами и преобразователем, а также блок исправления ошибок и генератор тактовых импульсов, выходы которого соединены с тактовыми входами процессора, преобразователя и блоха исправления ошибок, о т л и ч а ю щ а я— с я тем,, что, с целью повыше8693 6 ния достоверности передачи информационных и служебных сигналов, введены блок памяти и блок управления, причем первый и второй выходы блока управления соответственно соединеНы с информационньп4и входами преобра5 зователя и блока исправления ошибок, первый и второй входы - с соответствующими выходами блока памяти, третий вход соединен с первым входом блока памяти .и информационным вы10 ходом преобразователя четвертый вход соединен с вторым входом блока памяти и информационным выходом блока исправления ошибок)пятый вход соединен с управляющим выходом процессора и управляющим входом блока исправления ошибок, управляющий выход которого соединен с третьим входом блока памяти, Источники информации, принятые во внимание при экспертизе

1. Заявка Р 2419090/09, 1977, по которой принято решение о выдаче авторского свидетельства.

Составитель A. Меньшикова

Редактор Л. Гельвман Техред M. KesreMeuz Корректор В. Синицкая

Заказ 4587/50 Тираж 775 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

»ЗСЗЬ Москва ж-ЗЬ, а ш кан наЮ. . 4 5

Филиал ППП Патент, r. Ужгород, ул. Преекная, 4